EMI 문제를 해결하는 방법에는 여러 가지가 있습니다. 최신 EMI 억제 방법에는 EMI 억제 코팅 사용, 적절한 EMI 억제 부품 선택 및 EMI 시뮬레이션 설계가 포함됩니다. 가장 기본적인 것부터 PCB 레이아웃에서 이 기사는 EMI 방사를 제어하는 ​​데 있어 PCB 적층 적층의 역할과 설계 기술에 대해 설명합니다.

IC의 전원 핀 근처에 적절한 용량의 커패시터를 합리적으로 배치하면 IC 출력 전압이 더 빠르게 점프할 수 있습니다. 그러나 문제는 여기서 끝나지 않습니다. 커패시터의 제한된 주파수 응답으로 인해 커패시터가 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 전력을 생성할 수 없습니다. 또한 전원 버스 바에 형성된 과도 전압은 디커플링 경로의 인덕터에 걸쳐 전압 강하를 형성합니다. 이러한 과도 전압은 주요 공통 모드 EMI 간섭 소스입니다. 이러한 문제를 어떻게 해결해야 할까요?

우리 회로 기판의 IC에 관한 한 IC 주변의 전원 층은 깨끗한 고주파 에너지를 제공하는 개별 커패시터에서 누출된 에너지의 일부를 수집할 수 있는 우수한 고주파 커패시터로 간주될 수 있습니다. 산출. 또한 양호한 전력층의 인덕턴스가 작아야 하므로 인덕턴스에 의해 합성되는 과도 신호도 작아야 공통 모드 EMI를 줄일 수 있다.

물론 디지털 신호의 상승 에지가 점점 빨라지기 때문에 전원 레이어와 IC 전원 핀 사이의 연결은 가능한 한 짧게 해야 하며, IC 전원이 공급되는 패드에 직접 연결하는 것이 가장 좋습니다. 핀이 위치합니다. 이것은 별도로 논의해야 합니다.

공통 모드 EMI를 제어하려면 전원 플레인이 디커플링을 지원하고 충분히 낮은 인덕턴스를 가져야 합니다. 이 파워 플레인은 잘 설계된 파워 플레인 쌍이어야 합니다. 어떤 사람은 얼마나 좋은지 물을 수 있습니다. 질문에 대한 답은 전원 공급 장치의 레이어, 레이어 사이의 재료 및 작동 주파수(즉, IC의 상승 시간의 함수)에 따라 다릅니다. 일반적으로 전력층의 간격은 6mil이고 중간층은 FR4 재료이며 평방 인치당 전력층의 등가 커패시턴스는 약 75pF입니다. 분명히 레이어 간격이 작을수록 커패시턴스가 커집니다.

상승 시간이 100~300ps인 디바이스는 많지 않지만, 현재 IC 개발 속도에 따르면 상승 시간이 100~300ps 범위인 디바이스가 차지하는 비중이 높을 것이다. 상승 시간이 100~300ps인 회로의 경우 3mil 레이어 간격은 더 이상 대부분의 애플리케이션에 적합하지 않습니다. 당시에는 1mil 미만의 층간격을 갖는 적층 기술을 사용해야 했으며, FR4 유전체 재료를 유전율이 높은 재료로 대체할 필요가 있었다. 이제 세라믹 및 세라믹 플라스틱은 100~300ps 상승 시간 회로의 설계 요구 사항을 충족할 수 있습니다.

미래에는 새로운 재료와 새로운 방법이 사용될 수 있지만 오늘날의 일반적인 1~3ns 상승 시간 회로, 3~6mil 레이어 간격 및 FR4 유전체 재료의 경우 일반적으로 고급 고조파를 처리하고 과도 신호를 충분히 낮게 만드는 것으로 충분합니다. 즉, 공통 모드 EMI는 매우 낮게 감소될 수 있습니다. 이 기사에서 제공하는 PCB 적층 스태킹 설계 예에서는 3~6mils의 레이어 간격을 가정합니다.

전자기 차폐

신호 트레이스의 관점에서 좋은 레이어링 전략은 모든 신호 트레이스를 하나 이상의 레이어에 배치하는 것입니다. 이러한 레이어는 전원 레이어 또는 접지 레이어 옆에 있습니다. 전원 공급 장치의 경우 좋은 레이어링 전략은 전원 레이어가 접지 레이어에 인접하고 전원 레이어와 접지 레이어 사이의 거리가 가능한 한 작아야 한다는 것입니다. 이것이 우리가 “계층화” 전략이라고 부르는 것입니다.

PCB 스태킹

어떤 종류의 스태킹 전략이 EMI를 보호하고 억제하는 데 도움이 될 수 있습니까? 다음의 적층 스태킹 방식은 전원 전류가 단일 레이어에 흐르고 단일 전압 또는 다중 전압이 동일한 레이어의 다른 부분에 분포한다고 가정합니다. 다중 전력 계층의 경우는 나중에 논의될 것입니다.

4층 보드

4층 기판 설계에는 몇 가지 잠재적인 문제가 있습니다. 우선, 두께가 62mil인 기존의 XNUMX층 기판은 신호층이 외부층에 있고 전원 및 접지층이 내부층에 있어도 전원층과 접지층 사이의 거리 여전히 너무 큽니다.

비용 요구 사항이 첫 번째인 경우 기존 4레이어 보드에 대한 다음 두 가지 대안을 고려할 수 있습니다. 이 두 가지 솔루션은 EMI 억제 성능을 향상시킬 수 있지만 기판의 부품 밀도가 충분히 낮고 부품 주변에 충분한 면적이 있는 애플리케이션에만 적합합니다(필요한 전력 구리 층 배치).

첫 번째 옵션이 첫 번째 선택입니다. PCB의 외부 레이어는 모두 접지 레이어이고 중간 두 레이어는 신호/전력 레이어입니다. 신호 층의 전원 공급 장치는 넓은 라인으로 라우팅되어 전원 공급 장치 전류의 경로 임피던스를 낮출 수 있으며 신호 마이크로 스트립 경로의 임피던스도 낮습니다. EMI 제어의 관점에서 이것은 사용 가능한 최고의 4-layer PCB 구조입니다. 두 번째 방식에서 외부 레이어는 전원과 접지를 사용하고 중간 두 레이어는 신호를 사용합니다. 기존의 4층 기판과 비교하여 개선이 더 작고, 층간 임피던스는 기존의 4층 기판만큼 좋지 않습니다.

트레이스 임피던스를 제어하려는 경우 위의 스태킹 방식은 전원 및 접지 구리 섬 아래에 트레이스를 정렬하는 데 매우 주의해야 합니다. 또한 전원 공급 장치 또는 접지 레이어의 구리 섬은 DC 및 저주파 연결을 보장하기 위해 가능한 한 상호 연결되어야 합니다.

6층 보드

4층 기판의 부품 밀도가 상대적으로 높으면 6층 기판이 가장 좋습니다. 그러나 6층 기판 설계의 일부 적층 방식은 전자기장을 차폐하기에 충분하지 않으며 전원 버스의 과도 신호 감소에 거의 영향을 미치지 않습니다. 두 가지 예가 아래에 설명되어 있습니다.

첫 번째 경우에는 전원 공급 장치와 접지가 각각 2층과 5층에 배치됩니다. 전원 공급 장치의 구리 코팅의 높은 임피던스로 인해 공통 모드 EMI 방사를 제어하는 ​​것은 매우 바람직하지 않습니다. 그러나 신호 임피던스 제어의 관점에서 이 방법은 매우 정확합니다.