EMI समस्याहरू समाधान गर्ने थुप्रै तरिकाहरू छन्। आधुनिक EMI दमन विधिहरू समावेश छन्: EMI दमन कोटिंग्स प्रयोग गरेर, उपयुक्त EMI दमन भागहरू चयन गर्ने, र EMI सिमुलेशन डिजाइन। सबैभन्दा आधारभूत देखि सुरु पीसीबी लेआउट, यस लेखले EMI विकिरण नियन्त्रणमा PCB लेयर्ड स्ट्याकिङको भूमिका र डिजाइन प्रविधिहरूबारे छलफल गर्दछ।

उचित क्षमताको क्यापेसिटरहरू IC को पावर सप्लाई पिन नजिकै राख्दा IC आउटपुट भोल्टेज छिटो जम्प गर्न सकिन्छ। तर, समस्या यहीँ टुंगिँदैन । क्यापेसिटरहरूको सीमित फ्रिक्वेन्सी प्रतिक्रियाको कारणले गर्दा, यसले क्यापेसिटरहरूलाई पूर्ण फ्रिक्वेन्सी ब्यान्डमा IC आउटपुट सफा रूपमा ड्राइभ गर्न आवश्यक हार्मोनिक शक्ति उत्पन्न गर्न असमर्थ बनाउँछ। थप रूपमा, पावर बस बारमा बनाइएको क्षणिक भोल्टेजले डिकपलिंग मार्गको इन्डक्टरमा भोल्टेज ड्रप बनाउँदछ। यी क्षणिक भोल्टेजहरू मुख्य सामान्य मोड EMI हस्तक्षेप स्रोतहरू हुन्। हामीले यी समस्याहरू कसरी समाधान गर्नुपर्छ?

जहाँसम्म हाम्रो सर्किट बोर्डमा रहेको आईसीको सवाल छ, आईसीको वरिपरिको पावर लेयरलाई उत्कृष्ट उच्च-फ्रिक्वेन्सी क्यापेसिटरको रूपमा मान्न सकिन्छ, जसले सफा गर्न उच्च-फ्रिक्वेन्सी ऊर्जा प्रदान गर्ने डिस्क्रिट क्यापेसिटरद्वारा चुहावट भएको ऊर्जाको अंश सङ्कलन गर्न सक्छ। आउटपुट। थप रूपमा, राम्रो पावर लेयरको इन्डक्टन्स सानो हुनुपर्छ, त्यसैले इन्डक्टन्सद्वारा संश्लेषित क्षणिक संकेत पनि सानो हुन्छ, जसले गर्दा सामान्य मोड EMI कम हुन्छ।

निस्सन्देह, पावर लेयर र आईसी पावर पिन बीचको जडान सम्भव भएसम्म छोटो हुनुपर्छ, किनभने डिजिटल सिग्नलको बढ्दो किनारा छिटो र छिटो हुँदै गइरहेको छ, र यसलाई सीधा प्याडमा जडान गर्न उत्तम हुन्छ जहाँ आईसी पावर। पिन अवस्थित छ। यो छुट्टै छलफल गर्न आवश्यक छ।

सामान्य-मोड EMI नियन्त्रण गर्नको लागि, पावर प्लेनले डिकपल गर्न मद्दत गर्नुपर्छ र पर्याप्त रूपमा कम इन्डक्टन्स हुनुपर्छ। यो पावर प्लेन पावर प्लेनहरूको राम्रोसँग डिजाइन गरिएको जोडी हुनुपर्छ। कसैले सोध्न सक्छ, कति राम्रो राम्रो? प्रश्नको जवाफ बिजुली आपूर्तिको तह, तहहरू बीचको सामग्री, र अपरेटिङ फ्रिक्वेन्सी (अर्थात, आईसीको वृद्धि समयको प्रकार्य) मा निर्भर गर्दछ। सामान्यतया, पावर लेयरको स्पेसिङ 6mil हुन्छ, र इन्टरलेयर FR4 सामाग्री हो, पावर लेयर प्रति वर्ग इन्चको बराबर क्यापेसिटन्स लगभग 75pF हुन्छ। जाहिर छ, लेयर स्पेसिङ जति सानो हुन्छ, क्षमता त्यति नै बढी हुन्छ।

त्यहाँ 100 देखि 300 ps को वृद्धि समय संग धेरै उपकरणहरू छैनन्, तर वर्तमान IC विकास गति अनुसार, 100 देखि 300 ps को दायरा मा वृद्धि समय संग उपकरणहरु एक उच्च अनुपात ओगटेको छ। 100 देखि 300ps को वृद्धि समय संग सर्किटहरु को लागी, 3mil लेयर स्पेसिंग अब धेरै अनुप्रयोगहरु को लागी उपयुक्त हुनेछैन। त्यसबेला, १ मिलिभन्दा कमको लेयर स्पेसिङमा लेयरिङ टेक्नोलोजी प्रयोग गर्नु आवश्यक थियो, र एफआर४ डाइलेक्ट्रिक सामग्रीलाई उच्च डाइलेक्ट्रिक स्थिरता भएका सामग्रीहरूसँग बदल्न आवश्यक थियो। अब, सिरेमिक र सिरेमिक प्लास्टिकले 1 देखि 4 पीएस राइज टाइम सर्किटहरूको डिजाइन आवश्यकताहरू पूरा गर्न सक्छ।

यद्यपि भविष्यमा नयाँ सामग्री र नयाँ विधिहरू प्रयोग गर्न सकिन्छ, आजको सामान्य 1 देखि 3ns राइज टाइम सर्किटहरू, 3 देखि 6mil लेयर स्पेसिङ र FR4 डाइलेक्ट्रिक सामग्रीहरूको लागि, यो सामान्यतया उच्च-अन्त हार्मोनिक्स ह्यान्डल गर्न र क्षणिक संकेतलाई पर्याप्त कम बनाउन पर्याप्त हुन्छ। अर्थात् कमन मोड इएमआई निकै कम गर्न सकिन्छ । यस लेखमा दिइएको PCB लेयर्ड स्ट्याकिंग डिजाइन उदाहरणहरूले 3 देखि 6 mils को लेयर स्पेसिङ मान्नेछ।

विद्युत चुम्बकीय ढाल

सिग्नल ट्रेसको परिप्रेक्ष्यमा, एक राम्रो लेयरिङ रणनीति सबै सिग्नल ट्रेसहरू एक वा धेरै तहहरूमा राख्नु पर्छ, यी तहहरू पावर तह वा ग्राउन्ड तहको छेउमा छन्। पावर सप्लाईको लागि, पावर लेयर ग्राउन्ड लेयरको छेउमा रहेको र पावर लेयर र ग्राउन्ड लेयर बीचको दूरी सकेसम्म सानो हुनु राम्रो लेयरिङ रणनीति हुनुपर्छ। यसलाई हामी “लेयरिङ” रणनीति भन्छौं।

पीसीबी स्ट्याकिंग

कस्तो प्रकारको स्ट्याकिंग रणनीतिले EMI लाई ढाल र दबाउन मद्दत गर्न सक्छ? निम्न स्तरित स्ट्याकिंग योजनाले एक तहमा पावर सप्लाई करेन्ट प्रवाह गर्छ र एकल भोल्टेज वा बहु भोल्टेजहरू एउटै तहको विभिन्न भागहरूमा वितरण गरिन्छ भनी मान्दछ। बहु शक्ति तहहरूको मामला पछि छलफल गरिनेछ।

4-तह बोर्ड

4-तह बोर्ड डिजाइन संग धेरै सम्भावित समस्याहरू छन्। सबै भन्दा पहिले, 62 mils को मोटाई संग परम्परागत चार-तह बोर्ड, संकेत तह बाहिरी तह मा भए पनि, र शक्ति र जमीन तह भित्री तह मा छन्, शक्ति तह र जमीन तह बीचको दूरी। अझै धेरै ठूलो छ।

यदि लागत आवश्यकता पहिलो हो भने, तपाइँ परम्परागत 4-तह बोर्डको लागि निम्न दुई विकल्पहरू विचार गर्न सक्नुहुन्छ। यी दुई समाधानहरूले EMI दमनको कार्यसम्पादन सुधार गर्न सक्छ, तर तिनीहरू केवल अनुप्रयोगहरूको लागि उपयुक्त छन् जहाँ बोर्डमा कम्पोनेन्ट घनत्व पर्याप्त कम छ र कम्पोनेन्टहरू वरिपरि पर्याप्त क्षेत्र छ (आवश्यक शक्ति तामाको तह राख्नुहोस्)।

पहिलो विकल्प पहिलो विकल्प हो। PCB को बाहिरी तहहरू सबै जमीन तहहरू हुन्, र बीचको दुई तहहरू संकेत/शक्ति तहहरू हुन्। सिग्नल तहमा रहेको पावर सप्लाई फराकिलो लाइनको साथ रुट गरिएको छ, जसले पावर सप्लाई करन्टको मार्ग प्रतिबाधालाई कम बनाउन सक्छ, र सिग्नल माइक्रोस्ट्रिप मार्गको प्रतिबाधा पनि कम छ। EMI नियन्त्रणको परिप्रेक्ष्यमा, यो उपलब्ध उत्तम 4-तह पीसीबी संरचना हो। दोस्रो योजनामा, बाहिरी तहले शक्ति र जमीन प्रयोग गर्दछ, र बीचको दुई तहले संकेतहरू प्रयोग गर्दछ। परम्परागत 4-तह बोर्डको तुलनामा, सुधार सानो छ, र इन्टरलेयर प्रतिबाधा परम्परागत 4-तह बोर्ड जत्तिकै खराब छ।

यदि तपाइँ ट्रेस प्रतिबाधा नियन्त्रण गर्न चाहनुहुन्छ भने, माथिको स्ट्याकिंग योजना पावर र ग्राउन्ड कपर टापुहरू अन्तर्गत ट्रेसहरू व्यवस्थित गर्न धेरै सावधान हुनुपर्छ। थप रूपमा, पावर सप्लाई वा ग्राउन्ड लेयरमा रहेको तामा टापुहरू DC र कम-फ्रिक्वेन्सी जडान सुनिश्चित गर्न सम्भव भएसम्म आपसमा जोडिएको हुनुपर्छ।

6-तह बोर्ड

यदि 4-तह बोर्डमा घटकहरूको घनत्व अपेक्षाकृत उच्च छ भने, 6-तह बोर्ड उत्तम छ। यद्यपि, 6-लेयर बोर्ड डिजाइनमा केही स्ट्याकिंग योजनाहरू विद्युत चुम्बकीय क्षेत्रलाई ढाल्न पर्याप्त राम्रो छैनन्, र पावर बसको क्षणिक संकेतको कमीमा कम प्रभाव पार्छ। दुई उदाहरण तल चर्चा गरिएको छ।

पहिलो अवस्थामा, बिजुली आपूर्ति र जमीन क्रमशः दोस्रो र पाँचौं तहमा राखिएको छ। बिजुली आपूर्ति को तामा कोटिंग को उच्च प्रतिबाधा को कारण, यो साझा मोड EMI विकिरण नियन्त्रण गर्न धेरै प्रतिकूल छ। यद्यपि, संकेत प्रतिबाधा नियन्त्रणको दृष्टिकोणबाट, यो विधि धेरै सही छ।