EMI ပြဿနာများကိုဖြေရှင်းရန်နည်းလမ်းများစွာရှိသည်။ ခေတ်မီ EMI နှိမ်နင်းရေးနည်းလမ်းများ ပါဝင်သည်- EMI နှိမ်နင်းရေးအပေါ်ယံပိုင်းကို အသုံးပြုခြင်း၊ သင့်လျော်သော EMI နှိမ်နင်းခြင်း အစိတ်အပိုင်းများကို ရွေးချယ်ခြင်းနှင့် EMI သရုပ်ဖော်ခြင်း ဒီဇိုင်း။ အခြေခံအကျဆုံးမှစတင်သည်။ PCB အပြင်အဆင်၊ ဤဆောင်းပါးသည် EMI ရောင်ခြည်ကိုထိန်းချုပ်ရာတွင် PCB အလွှာလိုက်အလွှာလိုက်ခြင်း၏အခန်းကဏ္ဍနှင့် ဒီဇိုင်းနည်းပညာများကို ဆွေးနွေးထားသည်။

IC ၏ power supply pins များအနီးတွင် သင့်လျော်သော စွမ်းရည်ရှိသော capacitors များကို ကျိုးကြောင်းဆီလျော်စွာ ထားခြင်းဖြင့် IC အထွက်ဗို့အား ခုန်မြန်စေသည်။ သို့သော် ပြဿနာက ဤနေရာတွင် မဆုံးပါ။ capacitors များ၏ အကန့်အသတ်ရှိသော ကြိမ်နှုန်းတုံ့ပြန်မှုကြောင့်၊ ၎င်းသည် capacitors များသည် လှိုင်းနှုန်းအပြည့်တွင် သန့်ရှင်းစွာ မောင်းနှင်ရန် လိုအပ်သော ဟာမိုနီပါဝါကို မထုတ်ပေးနိုင်တော့ပါ။ ထို့အပြင်၊ ပါဝါဘတ်စ်ဘားတွင် ဖြစ်ပေါ်လာသော ယာယီဗို့အားသည် decoupling လမ်းကြောင်း၏ inductor တစ်လျှောက် ဗို့အားကျဆင်းသွားစေသည်။ ဤရွေ့ပြောင်းဗို့အားများသည် ပင်မအသုံးများသောမုဒ် EMI အနှောင့်အယှက်အရင်းအမြစ်များဖြစ်သည်။ ဒီပြဿနာတွေကို ဘယ်လိုဖြေရှင်းသင့်လဲ။

ကျွန်ုပ်တို့၏ဆားကစ်ဘုတ်ပေါ်ရှိ IC နှင့်ပတ်သက်သည်နှင့်အမျှ၊ IC ပတ်လည်ရှိပါဝါအလွှာကို သန့်ရှင်းမှုအတွက် ကြိမ်နှုန်းမြင့်စွမ်းအင်ပေးသည့် discrete capacitor မှ ပေါက်ကြားလာသော စွမ်းအင်အစိတ်အပိုင်းကို စုဆောင်းနိုင်သည့် အကောင်းဆုံး ကြိမ်နှုန်းမြင့် capacitor အဖြစ် မှတ်ယူနိုင်ပါသည်။ အထွက်။ ထို့အပြင်၊ ကောင်းသောပါဝါအလွှာတစ်ခု၏ inductance သည် သေးငယ်သင့်သည်၊ ထို့ကြောင့် inductance ဖြင့်ပေါင်းစပ်ထားသော transient signal သည် သေးငယ်သည့်အတွက်ကြောင့် common mode EMI ကိုလျှော့ချနိုင်သည်။

ဟုတ်ပါတယ်၊ ပါဝါအလွှာနဲ့ IC ပါဝါပင်ကြားက ချိတ်ဆက်မှုဟာ တတ်နိုင်သမျှ တိုနေရပါမယ်။ ဘာကြောင့်လဲဆိုတော့ ဒစ်ဂျစ်တယ်အချက်ပြမှုရဲ့ အစွန်းက ပိုမြန်လာပြီး IC ပါဝါရှိတဲ့ pad နဲ့ တိုက်ရိုက်ချိတ်ဆက်တာက အကောင်းဆုံးပါပဲ။ pin တည်ရှိသည်။ ဒါကို သီးခြားဆွေးနွေးဖို့ လိုတယ်။

ဘုံမုဒ် EMI ကို ထိန်းချုပ်ရန်အတွက်၊ ပါဝါလေယာဉ်သည် decoupling ကို ကူညီပြီး လုံလောက်သော အနိမ့် inductance ရှိသည်။ ဤပါဝါလေယာဉ်သည် ကောင်းမွန်စွာ ဒီဇိုင်းဆွဲထားသော ပါဝါလေယာဉ်များ ဖြစ်ရပါမည်။ ဘယ်လောက်ကောင်းလဲ လို့ တစ်စုံတစ်ယောက်က မေးကောင်းမေးနိုင်ပါတယ်။ မေးခွန်း၏အဖြေသည် ပါဝါထောက်ပံ့မှုအလွှာ၊ အလွှာများကြားရှိပစ္စည်းများနှင့် လည်ပတ်မှုကြိမ်နှုန်း (ဆိုလိုသည်မှာ IC ၏မြင့်တက်ချိန်၏လုပ်ဆောင်ချက်တစ်ခု) ပေါ်တွင်မူတည်သည်။ ယေဘုယျအားဖြင့်၊ ပါဝါအလွှာ၏အကွာအဝေးသည် 6mil ဖြစ်ပြီး၊ ကြားလွှာသည် FR4 ပစ္စည်းဖြစ်ပြီး၊ တစ်စတုရန်းလက်မလျှင် ပါဝါအလွှာ၏ ညီမျှသောစွမ်းရည်မှာ 75pF ခန့်ဖြစ်သည်။ အလွှာအကွာအဝေး သေးငယ်လေ၊ capacitance ကြီးလေဖြစ်သည်။

100 မှ 300 ps မြင့်တက်လာသည့် စက်ပစ္စည်းများစွာမရှိသော်လည်း လက်ရှိ IC ဖွံ့ဖြိုးတိုးတက်မှုအမြန်နှုန်းအရ 100 မှ 300 ps အကွာအဝေးရှိ စက်ပစ္စည်းများသည် မြင့်မားသောအချိုးအစားကို သိမ်းပိုက်နိုင်မည်ဖြစ်သည်။ အချိန် 100 မှ 300ps ရှိသော ဆားကစ်များအတွက်၊ 3mil အလွှာအကွာအဝေးသည် အပလီကေးရှင်းအများစုအတွက် သင့်လျော်တော့မည်မဟုတ်ပါ။ ထိုအချိန်တွင်၊ 1 mil ထက်နည်းသော အလွှာအကွာအဝေးဖြင့် layering နည်းပညာကို အသုံးပြုရန်နှင့် FR4 dielectric ပစ္စည်းများကို dielectric constants မြင့်သောပစ္စည်းများဖြင့် အစားထိုးရန် လိုအပ်ပါသည်။ ယခုအခါ၊ ကြွေထည်များနှင့် ကြွေထည်ပလတ်စတစ်များသည် 100 မှ 300 ps မြင့်တက်ချိန်ပတ်လမ်းများ၏ ဒီဇိုင်းလိုအပ်ချက်များကို ပြည့်မီနိုင်ပြီဖြစ်သည်။

အနာဂတ်တွင် ပစ္စည်းအသစ်များနှင့် နည်းလမ်းသစ်များကို အသုံးပြုမည်ဖြစ်သော်လည်း ယနေ့ခေတ်သုံးနေကျ 1 မှ 3ns မြင့်တက်ချိန်ပတ်လမ်းများ၊ 3 မှ 6mil အလွှာအကွာအဝေးနှင့် FR4 dielectric ပစ္စည်းများအတွက်၊ ၎င်းသည် ပုံမှန်အားဖြင့် high-end harmonics များကို ကိုင်တွယ်ရန်နှင့် transient signal ကို အလုံအလောက်နိမ့်အောင်ပြုလုပ်ရန် လုံလောက်ပါသည်။ ဆိုလိုသည်မှာ Common mode EMI သည် အလွန်နိမ့်ကျသည်။ ဤဆောင်းပါးတွင်ဖော်ပြထားသော PCB အလွှာလိုက် stacking ဒီဇိုင်းနမူနာများသည် အလွှာအကွာအဝေး 3 မှ 6 mils ရှိသည်ဟု ယူဆလိမ့်မည်။

လျှပ်စစ်သံလိုက်အကာအကွယ်

အချက်ပြခြေရာခံခြင်း၏ရှုထောင့်မှကြည့်လျှင် အချက်ပြခြေရာခံများကို အလွှာတစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော အလွှာတစ်ခုပေါ်တွင် ထားရှိရန် ကောင်းသော အလွှာလိုက်ဗျူဟာသည် ပါဝါအလွှာ သို့မဟုတ် မြေပြင်အလွှာ၏ဘေးတွင် ရှိနေသင့်သည်။ ပါဝါထောက်ပံ့မှုအတွက်၊ ပါဝါအလွှာသည် မြေပြင်အလွှာနှင့် ကပ်လျက်ရှိပြီး ပါဝါအလွှာနှင့် မြေပြင်အလွှာအကြား အကွာအဝေးကို တတ်နိုင်သမျှ သေးငယ်အောင် အလွှာလိုက်နည်းဗျူဟာကောင်းတစ်ခု ဖြစ်သင့်သည်။ ဒါကို “layering” strategy လို့ခေါ်တယ်။

PCB stacking

ဘယ်လို stacking ဗျူဟာက EMI ကို အကာအရံနဲ့ ဖိနှိပ်နိုင်သလဲ။ အောက်ဖော်ပြပါ အလွှာလိုက် stacking scheme သည် power supply current သည် single layer တွင် စီးဆင်းသည်ဟု ယူဆပြီး single voltage သို့မဟုတ် multiple voltages ကို တူညီသော layer ၏ မတူညီသော အစိတ်အပိုင်းများတွင် ဖြန့်ဝေပါသည်။ ပါဝါအလွှာများစွာ၏ ကိစ္စရပ်ကို နောက်မှ ဆွေးနွေးပါမည်။

4-layer board

4-layer board design တွင် ဖြစ်နိုင်ချေ ပြဿနာများစွာရှိပါသည်။ ပထမဦးစွာ၊ အချက်ပြအလွှာသည် အပြင်ဘက်အလွှာတွင်ရှိပြီး ပါဝါနှင့်မြေပြင်အလွှာသည် အတွင်းအလွှာပေါ်တွင်ရှိနေလျှင်ပင် အထူ 62 မီလီမီတာရှိသော ရိုးရာလေးလွှာဘုတ်အဖွဲ့၊ ပါဝါအလွှာနှင့် မြေပြင်အလွှာကြားအကွာအဝေး၊ အရမ်းကြီးနေသေးတယ်။

ကုန်ကျစရိတ်လိုအပ်ချက်သည် ပထမဖြစ်ပါက၊ ရိုးရာ 4-layer board အတွက် အောက်ပါရွေးချယ်စရာနှစ်ခုကို သင်စဉ်းစားနိုင်ပါသည်။ ဤဖြေရှင်းချက်နှစ်ခုသည် EMI နှိမ်နင်းခြင်း၏စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးနိုင်သော်လည်း ၎င်းတို့သည် ဘုတ်ပေါ်ရှိ အစိတ်အပိုင်းသိပ်သည်းဆနည်းပါးပြီး အစိတ်အပိုင်းများပတ်ပတ်လည်တွင် လုံလောက်သောဧရိယာရှိသည် (လိုအပ်သော ပါဝါကြေးနီအလွှာကို နေရာချထားခြင်း) တွင်သာ သင့်လျော်ပါသည်။

ပထမရွေးချယ်မှုသည် ပထမရွေးချယ်မှုဖြစ်သည်။ PCB ၏ အပြင်ဘက်အလွှာများအားလုံးသည် မြေပြင်အလွှာများဖြစ်ပြီး အလယ်အလွှာနှစ်လွှာသည် အချက်ပြ/ပါဝါအလွှာများဖြစ်သည်။ အချက်ပြအလွှာရှိ ပါဝါထောက်ပံ့မှုကို ကျယ်ပြန့်သောမျဉ်းဖြင့် ဖြတ်တောက်ထားသောကြောင့် ပါဝါထောက်ပံ့မှု၏ လမ်းကြောင်းအား လက်ရှိအတားအဆီးဖြစ်စေနိုင်ပြီး အချက်ပြမိုက်ခရိုစထရစ်လမ်းကြောင်း၏ impedance မှာလည်း နည်းပါးသည်။ EMI ထိန်းချုပ်မှု၏ရှုထောင့်မှကြည့်လျှင်၎င်းသည်ရရှိနိုင်သောအကောင်းဆုံး 4-layer PCB ဖွဲ့စည်းပုံဖြစ်သည်။ ဒုတိယအစီအစဥ်တွင် အပြင်အလွှာသည် ပါဝါနှင့် မြေပြင်ကို အသုံးပြုကာ အလယ်အလွှာနှစ်ခုသည် အချက်ပြမှုများကို အသုံးပြုသည်။ သမားရိုးကျ 4-layer board နှင့် နှိုင်းယှဉ်ပါက တိုးတက်မှုမှာ သေးငယ်ပြီး interlayer impedance သည် သမားရိုးကျ 4-layer board ကဲ့သို့ ညံ့ဖျင်းပါသည်။

trace impedance ကို ထိန်းချုပ်လိုပါက၊ အထက်ပါ stacking scheme သည် power နှင့် ground copper islands အောက်ရှိ ခြေရာများကို စီစဉ်ရန် အလွန်သတိထားရပါမည်။ ထို့အပြင် DC နှင့် ကြိမ်နှုန်းနည်းပါးသော ချိတ်ဆက်မှုကို သေချာစေရန်အတွက် ပါဝါထောက်ပံ့မှု သို့မဟုတ် မြေပြင်အလွှာရှိ ကြေးနီကျွန်းများကို အတတ်နိုင်ဆုံး အပြန်အလှန်ချိတ်ဆက်ထားသင့်သည်။

6-layer board

4-layer board ပေါ်ရှိ အစိတ်အပိုင်းများ၏ သိပ်သည်းဆသည် အတော်လေး မြင့်မားပါက၊ 6-layer board သည် အကောင်းဆုံးဖြစ်သည်။ သို့သော်လည်း၊ 6-layer board design တွင် stacking schemes အချို့သည် electromagnetic field ကို ကာရန် လုံလောက်မှု မရှိသည့်အပြင် power bus ၏ transient signal ကို လျှော့ချခြင်းအပေါ် သက်ရောက်မှု အနည်းငယ်သာရှိသည်။ ဥပမာနှစ်ခုကို အောက်တွင် ဆွေးနွေးထားပါသည်။

ပထမကိစ္စတွင်၊ power supply နှင့် ground ကို 2nd နှင့် 5th layer အသီးသီးတွင်ထားရှိကြသည်။ Power Supply ၏ ကြေးနီအပေါ်ယံပိုင်း၏ မြင့်မားသော impedance ကြောင့် ဘုံမုဒ် EMI ရောင်ခြည်ကို ထိန်းချုပ်ရန် အလွန်အဆင်မပြေပါ။ သို့သော်၊ signal impedance ထိန်းချုပ်မှု၏ရှုထောင့်မှ၊ ဤနည်းလမ်းသည်အလွန်မှန်ကန်သည်။