有许多方法可以解决 EMI 问题。 现代EMI抑制方法包括：使用EMI抑制涂层、选择合适的EMI抑制部件、EMI仿真设计。 从最基本的开始 PCB 布局，本文讨论了 PCB 分层堆叠在控制 EMI 辐射中的作用和设计技术。

将合适容量的电容合理放置在IC电源引脚附近，可以使IC输出电压跳变更快。 然而，问题并没有就此结束。 由于电容器的频率响应有限，这使得电容器无法在全频段产生干净地驱动 IC 输出所需的谐波功率。 此外，电源母线上形成的瞬态电压会在去耦路径的电感两端形成压降。 这些瞬态电压是主要的共模 EMI 干扰源。 我们应该如何解决这些问题？

就我们电路板上的IC而言，IC周围的电源层可以算是一个优秀的高频电容，它可以收集分立电容泄漏的部分能量，为清洁提供高频能量。输出。 另外，好的电源层的电感要小，所以电感合成的瞬态信号也小，从而降低共模EMI。

当然，电源层和IC电源引脚的连线一定要尽量短，因为数字信号的上升沿越来越快，最好直接接到IC电源所在的焊盘上销位于。 这需要单独讨论。

为了控制共模 EMI，电源层必须有助于去耦并具有足够低的电感。 该电源平面必须是设计良好的一对电源平面。 有人可能会问，好到什么程度呢？ 问题的答案取决于电源的分层、层与层之间的材料以及工作频率（即 IC 上升时间的函数）。 一般电源层间距为6mil，夹层为FR4材料，每平方英寸电源层等效电容约为75pF。 显然，层间距越小，电容越大。

上升时间在100~300ps的器件并不多，但按照目前IC的发展速度，上升时间在100~300ps范围内的器件会占据很高的比例。 对于上升时间为 100 到 300ps 的电路，3mil 层间距将不再适合大多数应用。 当时需要采用层间距小于1mil的分层技术，用高介电常数材料代替FR4介电材料。 现在，陶瓷和陶瓷塑料可以满足 100 至 300 ps 上升时间电路的设计要求。

虽然未来可能会采用新材料、新方法，但对于当今常见的1～3ns上升时间电路、3～6mil层间距和FR4介电材料，通常足以处理高端谐波并使瞬态信号足够低，也就是说，共模 EMI 可以降低到非常低。 本文中给出的 PCB 分层堆叠设计示例将假设层间距为 3 到 6 密耳。

电磁屏蔽

从信号走线的角度来看，一个好的分层策略应该是将所有的信号走线放在一层或多层上，这些层靠近电源层或接地层。 对于电源来说，一个好的分层策略应该是电源层与地层相邻，并且电源层与地层之间的距离尽可能小。 这就是我们所说的“分层”策略。

PCB堆叠

什么样的堆叠策略可以帮助屏蔽和抑制EMI？ 以下分层堆叠方案假设电源电流在单层上流动，单个电压或多个电压分布在同一层的不同部分。 多个电源层的情况将在后面讨论。

4层板

4 层板设计有几个潜在的问题。 首先，传统的62层板XNUMX密耳的厚度，即使信号层在外层，电源层和地层在内层，电源层和地层的距离还是太大了。

如果成本要求是第一位的，可以考虑以下两种替代传统4层板的方案。 这两种方案都可以提高EMI抑制的性能，但它们只适用于板上元件密度足够低且元件周围有足够面积（放置所需的电源铜层）的应用。

第一个选项是第一选择。 PCB的外层都是地层，中间两层是信号/电源层。 信号层的电源采用宽线走线，可以使电源电流的路径阻抗低，信号微带路径的阻抗也低。 从 EMI 控制的角度来看，这是目前最好的 4 层 PCB 结构。 在第二种方案中，外层使用电源和地，中间两层使用信号。 与传统4层板相比，提升幅度较小，层间阻抗与传统4层板一样差。

如果要控制走线阻抗，上面的堆叠方案必须非常小心地安排电源和地铜岛下方的走线。 此外，电源或地层上的铜岛应尽可能互连，以保证直流和低频的连通性。

6层板

如果4层板的元器件密度比较高，最好是6层板。 但是，6层板设计中的一些堆叠方案对电磁场的屏蔽不够好，对降低电源总线的瞬态信号影响不大。 下面讨论两个例子。

在第一种情况下，电源和地分别放置在第 2 层和第 5 层。 由于电源铜镀层的高阻抗，对控制共模EMI辐射非常不利。 但是，从信号阻抗控制的角度来看，这种方法是非常正确的。