EMI ਸਮੱਸਿਆਵਾਂ ਨੂੰ ਹੱਲ ਕਰਨ ਦੇ ਬਹੁਤ ਸਾਰੇ ਤਰੀਕੇ ਹਨ। ਆਧੁਨਿਕ EMI ਦਮਨ ਵਿਧੀਆਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ: EMI ਦਮਨ ਕੋਟਿੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨਾ, ਉਚਿਤ EMI ਦਮਨ ਵਾਲੇ ਹਿੱਸੇ ਚੁਣਨਾ, ਅਤੇ EMI ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ। ਸਭ ਤੋਂ ਬੁਨਿਆਦੀ ਤੋਂ ਸ਼ੁਰੂ ਹੋ ਰਿਹਾ ਹੈ ਪੀਸੀਬੀ ਲੇਆਉਟ, ਇਹ ਲੇਖ EMI ਰੇਡੀਏਸ਼ਨ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਵਿੱਚ PCB ਲੇਅਰਡ ਸਟੈਕਿੰਗ ਦੀ ਭੂਮਿਕਾ ਅਤੇ ਡਿਜ਼ਾਈਨ ਤਕਨੀਕਾਂ ਦੀ ਚਰਚਾ ਕਰਦਾ ਹੈ।

IC ਦੇ ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨ ਦੇ ਨੇੜੇ ਢੁਕਵੀਂ ਸਮਰੱਥਾ ਦੇ ਕੈਪੇਸੀਟਰ ਲਗਾਉਣ ਨਾਲ IC ਆਉਟਪੁੱਟ ਵੋਲਟੇਜ ਤੇਜ਼ੀ ਨਾਲ ਵਧ ਸਕਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਸਮੱਸਿਆ ਇੱਥੇ ਖਤਮ ਨਹੀਂ ਹੁੰਦੀ। ਕੈਪਸੀਟਰਾਂ ਦੀ ਸੀਮਤ ਬਾਰੰਬਾਰਤਾ ਪ੍ਰਤੀਕਿਰਿਆ ਦੇ ਕਾਰਨ, ਇਹ ਕੈਪੇਸੀਟਰਾਂ ਨੂੰ ਪੂਰੀ ਬਾਰੰਬਾਰਤਾ ਬੈਂਡ ਵਿੱਚ IC ਆਉਟਪੁੱਟ ਨੂੰ ਸਾਫ਼-ਸੁਥਰਾ ਢੰਗ ਨਾਲ ਚਲਾਉਣ ਲਈ ਲੋੜੀਂਦੀ ਹਾਰਮੋਨਿਕ ਪਾਵਰ ਪੈਦਾ ਕਰਨ ਵਿੱਚ ਅਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਪਾਵਰ ਬੱਸ ਪੱਟੀ ‘ਤੇ ਬਣੀ ਅਸਥਾਈ ਵੋਲਟੇਜ ਡੀਕੌਪਲਿੰਗ ਮਾਰਗ ਦੇ ਇੰਡਕਟਰ ਦੇ ਪਾਰ ਇੱਕ ਵੋਲਟੇਜ ਡ੍ਰੌਪ ਬਣਾਏਗੀ। ਇਹ ਅਸਥਾਈ ਵੋਲਟੇਜ ਮੁੱਖ ਆਮ ਮੋਡ EMI ਦਖਲ ਸਰੋਤ ਹਨ। ਸਾਨੂੰ ਇਨ੍ਹਾਂ ਸਮੱਸਿਆਵਾਂ ਨੂੰ ਕਿਵੇਂ ਹੱਲ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ?

ਜਿੱਥੋਂ ਤੱਕ ਸਾਡੇ ਸਰਕਟ ਬੋਰਡ ‘ਤੇ IC ਦਾ ਸਬੰਧ ਹੈ, IC ਦੇ ਆਲੇ-ਦੁਆਲੇ ਦੀ ਪਾਵਰ ਪਰਤ ਨੂੰ ਇੱਕ ਸ਼ਾਨਦਾਰ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਕੈਪੇਸੀਟਰ ਮੰਨਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਡਿਸਕ੍ਰਿਟ ਕੈਪੇਸੀਟਰ ਦੁਆਰਾ ਲੀਕ ਹੋਈ ਊਰਜਾ ਦੇ ਹਿੱਸੇ ਨੂੰ ਇਕੱਠਾ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਸਾਫ਼ ਕਰਨ ਲਈ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਊਰਜਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਆਉਟਪੁੱਟ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇੱਕ ਚੰਗੀ ਪਾਵਰ ਲੇਅਰ ਦਾ ਇੰਡਕਟੈਂਸ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਇਸਲਈ ਇੰਡਕਟੈਂਸ ਦੁਆਰਾ ਸੰਸ਼ਲੇਸ਼ਿਤ ਅਸਥਾਈ ਸਿਗਨਲ ਵੀ ਛੋਟਾ ਹੁੰਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਆਮ ਮੋਡ EMI ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।

ਬੇਸ਼ੱਕ, ਪਾਵਰ ਲੇਅਰ ਅਤੇ ਆਈਸੀ ਪਾਵਰ ਪਿੰਨ ਵਿਚਕਾਰ ਕੁਨੈਕਸ਼ਨ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਕਿਉਂਕਿ ਡਿਜੀਟਲ ਸਿਗਨਲ ਦਾ ਵੱਧ ਰਿਹਾ ਕਿਨਾਰਾ ਤੇਜ਼ੀ ਨਾਲ ਅਤੇ ਤੇਜ਼ ਹੋ ਰਿਹਾ ਹੈ, ਅਤੇ ਇਸਨੂੰ ਸਿੱਧੇ ਪੈਡ ਨਾਲ ਜੋੜਨਾ ਸਭ ਤੋਂ ਵਧੀਆ ਹੈ ਜਿੱਥੇ ਆਈ.ਸੀ. ਪਾਵਰ. ਪਿੰਨ ਸਥਿਤ ਹੈ। ਇਸ ਬਾਰੇ ਵੱਖਰੇ ਤੌਰ ‘ਤੇ ਚਰਚਾ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।

ਕਾਮਨ-ਮੋਡ EMI ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ, ਪਾਵਰ ਪਲੇਨ ਨੂੰ ਡੀਕਪਲਿੰਗ ਵਿੱਚ ਮਦਦ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ ਅਤੇ ਇੱਕ ਕਾਫ਼ੀ ਘੱਟ ਇੰਡਕਟੈਂਸ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਹ ਪਾਵਰ ਪਲੇਨ ਪਾਵਰ ਪਲੇਨਾਂ ਦੀ ਇੱਕ ਚੰਗੀ ਤਰ੍ਹਾਂ ਡਿਜ਼ਾਇਨ ਕੀਤਾ ਜੋੜਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਕੋਈ ਪੁੱਛ ਸਕਦਾ ਹੈ ਕਿ ਚੰਗਾ ਕਿੰਨਾ ਚੰਗਾ ਹੈ? ਸਵਾਲ ਦਾ ਜਵਾਬ ਪਾਵਰ ਸਪਲਾਈ ਦੀ ਲੇਅਰਿੰਗ, ਲੇਅਰਾਂ ਵਿਚਕਾਰ ਸਮੱਗਰੀ, ਅਤੇ ਓਪਰੇਟਿੰਗ ਬਾਰੰਬਾਰਤਾ (ਅਰਥਾਤ, IC ਦੇ ਵਧਣ ਦੇ ਸਮੇਂ ਦਾ ਇੱਕ ਫੰਕਸ਼ਨ) ‘ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਆਮ ਤੌਰ ‘ਤੇ, ਪਾਵਰ ਲੇਅਰ ਦੀ ਸਪੇਸਿੰਗ 6mil ਹੈ, ਅਤੇ ਇੰਟਰਲੇਅਰ FR4 ਸਮੱਗਰੀ ਹੈ, ਪ੍ਰਤੀ ਵਰਗ ਇੰਚ ਪਾਵਰ ਪਰਤ ਦੀ ਬਰਾਬਰ ਸਮਰੱਥਾ ਲਗਭਗ 75pF ਹੈ। ਸਪੱਸ਼ਟ ਤੌਰ ‘ਤੇ, ਲੇਅਰ ਸਪੇਸਿੰਗ ਜਿੰਨੀ ਛੋਟੀ ਹੋਵੇਗੀ, ਸਮਰੱਥਾ ਓਨੀ ਜ਼ਿਆਦਾ ਹੋਵੇਗੀ।

100 ਤੋਂ 300 ps ਦੇ ਵਾਧੇ ਦੇ ਸਮੇਂ ਵਾਲੇ ਬਹੁਤ ਸਾਰੇ ਉਪਕਰਣ ਨਹੀਂ ਹਨ, ਪਰ ਮੌਜੂਦਾ IC ਵਿਕਾਸ ਦੀ ਗਤੀ ਦੇ ਅਨੁਸਾਰ, 100 ਤੋਂ 300 ps ਦੀ ਰੇਂਜ ਵਿੱਚ ਵਾਧਾ ਸਮਾਂ ਵਾਲੇ ਉਪਕਰਣ ਉੱਚ ਅਨੁਪਾਤ ਵਿੱਚ ਕਬਜ਼ਾ ਕਰਨਗੇ। 100 ਤੋਂ 300ps ਦੇ ਵਾਧੇ ਦੇ ਸਮੇਂ ਵਾਲੇ ਸਰਕਟਾਂ ਲਈ, 3mil ਲੇਅਰ ਸਪੇਸਿੰਗ ਹੁਣ ਜ਼ਿਆਦਾਤਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਢੁਕਵੀਂ ਨਹੀਂ ਹੋਵੇਗੀ। ਉਸ ਸਮੇਂ, 1 ਮਿਲੀਅਨ ਤੋਂ ਘੱਟ ਦੀ ਲੇਅਰ ਸਪੇਸਿੰਗ ਦੇ ਨਾਲ ਲੇਅਰਿੰਗ ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਜ਼ਰੂਰੀ ਸੀ, ਅਤੇ FR4 ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਮੱਗਰੀ ਨੂੰ ਉੱਚ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਥਿਰਾਂਕ ਵਾਲੀਆਂ ਸਮੱਗਰੀਆਂ ਨਾਲ ਬਦਲਣਾ ਜ਼ਰੂਰੀ ਸੀ। ਹੁਣ, ਵਸਰਾਵਿਕਸ ਅਤੇ ਵਸਰਾਵਿਕ ਪਲਾਸਟਿਕ 100 ਤੋਂ 300 PS ਰਾਈਜ਼ ਟਾਈਮ ਸਰਕਟਾਂ ਦੀਆਂ ਡਿਜ਼ਾਈਨ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦੇ ਹਨ।

ਹਾਲਾਂਕਿ ਭਵਿੱਖ ਵਿੱਚ ਨਵੀਆਂ ਸਮੱਗਰੀਆਂ ਅਤੇ ਨਵੀਆਂ ਵਿਧੀਆਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ, ਅੱਜ ਦੇ ਆਮ 1 ਤੋਂ 3ns ਰਾਈਜ਼ ਟਾਈਮ ਸਰਕਟਾਂ, 3 ਤੋਂ 6mil ਲੇਅਰ ਸਪੇਸਿੰਗ ਅਤੇ FR4 ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਮੱਗਰੀ ਲਈ, ਇਹ ਆਮ ਤੌਰ ‘ਤੇ ਉੱਚ-ਅੰਤ ਦੇ ਹਾਰਮੋਨਿਕਸ ਨੂੰ ਸੰਭਾਲਣ ਅਤੇ ਅਸਥਾਈ ਸਿਗਨਲ ਨੂੰ ਕਾਫ਼ੀ ਘੱਟ ਬਣਾਉਣ ਲਈ ਕਾਫੀ ਹੁੰਦਾ ਹੈ। , ਭਾਵ, ਕਾਮਨ ਮੋਡ EMI ਨੂੰ ਬਹੁਤ ਘੱਟ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਲੇਖ ਵਿੱਚ ਦਿੱਤੀਆਂ ਗਈਆਂ PCB ਲੇਅਰਡ ਸਟੈਕਿੰਗ ਡਿਜ਼ਾਈਨ ਉਦਾਹਰਨਾਂ 3 ਤੋਂ 6 mils ਦੀ ਲੇਅਰ ਸਪੇਸਿੰਗ ਮੰਨਣਗੀਆਂ।

ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਸ਼ੀਲਡਿੰਗ

ਸਿਗਨਲ ਟਰੇਸ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇੱਕ ਚੰਗੀ ਲੇਅਰਿੰਗ ਰਣਨੀਤੀ ਇਹ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਕਿ ਸਾਰੇ ਸਿਗਨਲ ਟਰੇਸ ਨੂੰ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਲੇਅਰਾਂ ‘ਤੇ ਰੱਖਿਆ ਜਾਵੇ, ਇਹ ਲੇਅਰਾਂ ਪਾਵਰ ਲੇਅਰ ਜਾਂ ਜ਼ਮੀਨੀ ਪਰਤ ਦੇ ਅੱਗੇ ਹੁੰਦੀਆਂ ਹਨ। ਪਾਵਰ ਸਪਲਾਈ ਲਈ, ਇੱਕ ਚੰਗੀ ਲੇਅਰਿੰਗ ਰਣਨੀਤੀ ਇਹ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਕਿ ਪਾਵਰ ਲੇਅਰ ਜ਼ਮੀਨੀ ਪਰਤ ਦੇ ਨਾਲ ਲੱਗਦੀ ਹੈ, ਅਤੇ ਪਾਵਰ ਲੇਅਰ ਅਤੇ ਜ਼ਮੀਨੀ ਪਰਤ ਵਿਚਕਾਰ ਦੂਰੀ ਜਿੰਨੀ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟੀ ਹੋਵੇ। ਇਸ ਨੂੰ ਅਸੀਂ “ਲੇਅਰਿੰਗ” ਰਣਨੀਤੀ ਕਹਿੰਦੇ ਹਾਂ।

PCB ਸਟੈਕਿੰਗ

ਕਿਸ ਕਿਸਮ ਦੀ ਸਟੈਕਿੰਗ ਰਣਨੀਤੀ EMI ਨੂੰ ਬਚਾਉਣ ਅਤੇ ਦਬਾਉਣ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦੀ ਹੈ? ਹੇਠ ਦਿੱਤੀ ਲੇਅਰਡ ਸਟੈਕਿੰਗ ਸਕੀਮ ਇਹ ਮੰਨਦੀ ਹੈ ਕਿ ਪਾਵਰ ਸਪਲਾਈ ਕਰੰਟ ਇੱਕ ਸਿੰਗਲ ਲੇਅਰ ‘ਤੇ ਵਹਿੰਦਾ ਹੈ, ਅਤੇ ਸਿੰਗਲ ਵੋਲਟੇਜ ਜਾਂ ਮਲਟੀਪਲ ਵੋਲਟੇਜ ਇੱਕੋ ਪਰਤ ਦੇ ਵੱਖ-ਵੱਖ ਹਿੱਸਿਆਂ ਵਿੱਚ ਵੰਡੇ ਜਾਂਦੇ ਹਨ। ਮਲਟੀਪਲ ਪਾਵਰ ਲੇਅਰਾਂ ਦੇ ਮਾਮਲੇ ‘ਤੇ ਬਾਅਦ ਵਿੱਚ ਚਰਚਾ ਕੀਤੀ ਜਾਵੇਗੀ।

4-ਲੇਅਰ ਬੋਰਡ

4-ਲੇਅਰ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਦੇ ਨਾਲ ਕਈ ਸੰਭਾਵੀ ਸਮੱਸਿਆਵਾਂ ਹਨ। ਸਭ ਤੋਂ ਪਹਿਲਾਂ, 62 ਮੀਲ ਦੀ ਮੋਟਾਈ ਵਾਲਾ ਰਵਾਇਤੀ ਚਾਰ-ਲੇਅਰ ਬੋਰਡ, ਭਾਵੇਂ ਸਿਗਨਲ ਪਰਤ ਬਾਹਰੀ ਪਰਤ ‘ਤੇ ਹੋਵੇ, ਅਤੇ ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਪਰਤ ਅੰਦਰੂਨੀ ਪਰਤ ‘ਤੇ ਹੋਵੇ, ਪਾਵਰ ਪਰਤ ਅਤੇ ਜ਼ਮੀਨੀ ਪਰਤ ਵਿਚਕਾਰ ਦੂਰੀ. ਅਜੇ ਵੀ ਬਹੁਤ ਵੱਡਾ ਹੈ।

ਜੇਕਰ ਲਾਗਤ ਦੀ ਲੋੜ ਪਹਿਲੀ ਹੈ, ਤਾਂ ਤੁਸੀਂ ਰਵਾਇਤੀ 4-ਲੇਅਰ ਬੋਰਡ ਦੇ ਹੇਠਾਂ ਦਿੱਤੇ ਦੋ ਵਿਕਲਪਾਂ ‘ਤੇ ਵਿਚਾਰ ਕਰ ਸਕਦੇ ਹੋ। ਇਹ ਦੋ ਹੱਲ EMI ਦਮਨ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਸਕਦੇ ਹਨ, ਪਰ ਇਹ ਸਿਰਫ਼ ਉਹਨਾਂ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਢੁਕਵੇਂ ਹਨ ਜਿੱਥੇ ਬੋਰਡ ‘ਤੇ ਕੰਪੋਨੈਂਟ ਦੀ ਘਣਤਾ ਕਾਫ਼ੀ ਘੱਟ ਹੈ ਅਤੇ ਕੰਪੋਨੈਂਟਸ ਦੇ ਆਲੇ ਦੁਆਲੇ ਕਾਫ਼ੀ ਖੇਤਰ ਹੈ (ਲੋੜੀਂਦੀ ਪਾਵਰ ਤਾਂਬੇ ਦੀ ਪਰਤ ਰੱਖੋ)।

ਪਹਿਲੀ ਚੋਣ ਪਹਿਲੀ ਪਸੰਦ ਹੈ. PCB ਦੀਆਂ ਬਾਹਰੀ ਪਰਤਾਂ ਸਾਰੀਆਂ ਜ਼ਮੀਨੀ ਪਰਤਾਂ ਹਨ, ਅਤੇ ਵਿਚਕਾਰਲੀਆਂ ਦੋ ਪਰਤਾਂ ਸਿਗਨਲ/ਪਾਵਰ ਲੇਅਰ ਹਨ। ਸਿਗਨਲ ਪਰਤ ‘ਤੇ ਬਿਜਲੀ ਦੀ ਸਪਲਾਈ ਨੂੰ ਇੱਕ ਚੌੜੀ ਲਾਈਨ ਨਾਲ ਰੂਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜੋ ਬਿਜਲੀ ਸਪਲਾਈ ਕਰੰਟ ਦੇ ਮਾਰਗ ਦੀ ਰੁਕਾਵਟ ਨੂੰ ਘੱਟ ਕਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਸਿਗਨਲ ਮਾਈਕ੍ਰੋਸਟ੍ਰਿਪ ਮਾਰਗ ਦੀ ਰੁਕਾਵਟ ਵੀ ਘੱਟ ਹੈ। EMI ਨਿਯੰਤਰਣ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇਹ ਸਭ ਤੋਂ ਵਧੀਆ 4-ਲੇਅਰ ਪੀਸੀਬੀ ਢਾਂਚਾ ਉਪਲਬਧ ਹੈ। ਦੂਜੀ ਸਕੀਮ ਵਿੱਚ, ਬਾਹਰੀ ਪਰਤ ਸ਼ਕਤੀ ਅਤੇ ਜ਼ਮੀਨ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ, ਅਤੇ ਵਿਚਕਾਰਲੀ ਦੋ ਪਰਤਾਂ ਸਿਗਨਲਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੀਆਂ ਹਨ। ਪਰੰਪਰਾਗਤ 4-ਲੇਅਰ ਬੋਰਡ ਦੇ ਮੁਕਾਬਲੇ, ਸੁਧਾਰ ਛੋਟਾ ਹੈ, ਅਤੇ ਇੰਟਰਲੇਅਰ ਅੜਿੱਕਾ ਰਵਾਇਤੀ 4-ਲੇਅਰ ਬੋਰਡ ਜਿੰਨਾ ਮਾੜਾ ਹੈ।

ਜੇਕਰ ਤੁਸੀਂ ਟਰੇਸ ਅੜਿੱਕਾ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਉਪਰੋਕਤ ਸਟੈਕਿੰਗ ਸਕੀਮ ਨੂੰ ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਪਿੱਤਲ ਦੇ ਟਾਪੂਆਂ ਦੇ ਹੇਠਾਂ ਟਰੇਸ ਦਾ ਪ੍ਰਬੰਧ ਕਰਨ ਲਈ ਬਹੁਤ ਧਿਆਨ ਰੱਖਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਪਾਵਰ ਸਪਲਾਈ ਜਾਂ ਜ਼ਮੀਨੀ ਪਰਤ ‘ਤੇ ਤਾਂਬੇ ਦੇ ਟਾਪੂਆਂ ਨੂੰ ਡੀਸੀ ਅਤੇ ਘੱਟ-ਫ੍ਰੀਕੁਐਂਸੀ ਕੁਨੈਕਟੀਵਿਟੀ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਆਪਸ ਵਿੱਚ ਜੋੜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।

6-ਲੇਅਰ ਬੋਰਡ

ਜੇਕਰ 4-ਲੇਅਰ ਬੋਰਡ ‘ਤੇ ਕੰਪੋਨੈਂਟਸ ਦੀ ਘਣਤਾ ਮੁਕਾਬਲਤਨ ਜ਼ਿਆਦਾ ਹੈ, ਤਾਂ 6-ਲੇਅਰ ਬੋਰਡ ਸਭ ਤੋਂ ਵਧੀਆ ਹੈ। ਹਾਲਾਂਕਿ, 6-ਲੇਅਰ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕੁਝ ਸਟੈਕਿੰਗ ਸਕੀਮਾਂ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਫੀਲਡ ਨੂੰ ਢਾਲਣ ਲਈ ਕਾਫ਼ੀ ਚੰਗੀਆਂ ਨਹੀਂ ਹਨ, ਅਤੇ ਪਾਵਰ ਬੱਸ ਦੇ ਅਸਥਾਈ ਸਿਗਨਲ ਨੂੰ ਘਟਾਉਣ ‘ਤੇ ਬਹੁਤ ਘੱਟ ਪ੍ਰਭਾਵ ਪਾਉਂਦੀਆਂ ਹਨ। ਦੋ ਉਦਾਹਰਣਾਂ ਦੀ ਹੇਠਾਂ ਚਰਚਾ ਕੀਤੀ ਗਈ ਹੈ।

ਪਹਿਲੇ ਕੇਸ ਵਿੱਚ, ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਜ਼ਮੀਨ ਨੂੰ ਕ੍ਰਮਵਾਰ 2 ਅਤੇ 5 ਵੀਂ ਪਰਤਾਂ ‘ਤੇ ਰੱਖਿਆ ਗਿਆ ਹੈ। ਪਾਵਰ ਸਪਲਾਈ ਦੀ ਤਾਂਬੇ ਦੀ ਪਰਤ ਦੇ ਉੱਚ ਰੁਕਾਵਟ ਦੇ ਕਾਰਨ, ਇਹ ਆਮ ਮੋਡ EMI ਰੇਡੀਏਸ਼ਨ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ ਬਹੁਤ ਪ੍ਰਤੀਕੂਲ ਹੈ। ਹਾਲਾਂਕਿ, ਸਿਗਨਲ ਪ੍ਰਤੀਰੋਧ ਨਿਯੰਤਰਣ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇਹ ਵਿਧੀ ਬਹੁਤ ਸਹੀ ਹੈ.