有許多方法可以解決 EMI 問題。 現代EMI抑制方法包括：使用EMI抑制塗層、選擇合適的EMI抑制部件、EMI仿真設計。 從最基本的開始 PCB 佈局，本文討論了 PCB 分層堆疊在控制 EMI 輻射中的作用和設計技術。

將合適容量的電容合理放置在IC電源引腳附近，可以使IC輸出電壓跳變更快。 然而，問題並沒有就此結束。 由於電容器的頻率響應有限，這使得電容器無法在全頻段產生乾淨地驅動 IC 輸出所需的諧波功率。 此外，電源母線上形成的瞬態電壓會在去耦路徑的電感兩端形成壓降。 這些瞬態電壓是主要的共模 EMI 干擾源。 我們應該如何解決這些問題？

就我們電路板上的IC而言，IC周圍的電源層可以算是一個優秀的高頻電容，它可以收集分立電容洩漏的部分能量，為清潔提供高頻能量。輸出。 另外，好的電源層的電感要小，所以電感合成的瞬態信號也小，從而降低共模EMI。

當然，電源層和IC電源引腳的連接一定要盡量短，因為數字信號的上升沿越來越快，最好直接連接到IC電源所在的焊盤上。銷位於。 這需要單獨討論。

為了控制共模 EMI，電源層必須有助於去耦並具有足夠低的電感。 該電源平面必須是設計良好的一對電源平面。 有人可能會問，好到什麼程度呢？ 問題的答案取決於電源的分層、層與層之間的材料以及工作頻率（即 IC 上升時間的函數）。 一般電源層間距為6mil，夾層為FR4材料，每平方英寸電源層等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間在100~300ps的器件並不多，但按照目前IC的發展速度，上升時間在100~300ps範圍內的器件會佔據很高的比例。 對於上升時間為 100 到 300ps 的電路，3mil 層間距將不再適合大多數應用。 當時需要採用層間距小於1mil的分層技術，用高介電常數材料代替FR4介電材料。 現在，陶瓷和陶瓷塑料可以滿足 100 至 300 ps 上升時間電路的設計要求。

雖然未來可能會採用新材料、新方法，但對於當今常見的1～3ns上升時間電路、3～6mil層間距和FR4介電材料，通常足以處理高端諧波並使瞬態信號足夠低，也就是說，共模 EMI 可以降低到非常低。 本文中給出的 PCB 分層堆疊設計示例將假設層間距為 3 到 6 密耳。

電磁屏蔽

從信號走線的角度來看，一個好的分層策略應該是將所有的信號走線放在一層或多層上，這些層靠近電源層或接地層。 對於電源來說，一個好的分層策略應該是電源層與地層相鄰，並且電源層與地層之間的距離盡可能小。 這就是我們所說的“分層”策略。

PCB堆疊

什麼樣的堆疊策略可以幫助屏蔽和抑制EMI？ 以下分層堆疊方案假設電源電流在單層上流動，單個電壓或多個電壓分佈在同一層的不同部分。 多個電源層的情況將在後面討論。

4層板

4 層板設計有幾個潛在的問題。 首先，傳統的62密耳厚的四層板，即使信號層在外層，電源層和地層在內層，電源層和地層的距離還是太大了。

如果成本要求是第一位的，可以考慮以下兩種替代傳統4層板的方案。 這兩種方案都可以提高EMI抑制的性能，但它們只適用於板上元件密度足夠低且元件周圍有足夠面積（放置所需的電源銅層）的應用。

第一個選項是第一選擇。 PCB的外層都是地層，中間兩層是信號/電源層。 信號層的電源採用寬線走線，可以使電源電流的路徑阻抗低，信號微帶路徑的阻抗也低。 從 EMI 控制的角度來看，這是目前最好的 4 層 PCB 結構。 在第二種方案中，外層使用電源和地，中間兩層使用信號。 與傳統4層板相比，提升幅度較小，層間阻抗與傳統4層板一樣差。

如果要控制走線阻抗，上面的堆疊方案必須非常小心地安排電源和地銅島下方的走線。 此外，電源或地層上的銅島應盡可能互連，以保證直流和低頻的連通性。

6層板

如果4層板的元器件密度比較高，最好是6層板。 但是，6層板設計中的一些堆疊方案對電磁場的屏蔽不夠好，對電源總線瞬態信號的降低作用不大。 下面討論兩個例子。

在第一種情況下，電源和地分別放置在第 2 層和第 5 層。 由於電源銅鍍層的高阻抗，對控制共模EMI輻射非常不利。 但是，從信號阻抗控制的角度來看，這種方法是非常正確的。