ईएमआय समस्या सोडवण्याचे अनेक मार्ग आहेत. आधुनिक EMI सप्रेशन पद्धतींमध्ये हे समाविष्ट आहे: EMI सप्रेशन कोटिंग्स वापरणे, योग्य EMI सप्रेशन भाग निवडणे आणि EMI सिम्युलेशन डिझाइन. सर्वात मूलभूत पासून सुरू पीसीबी लेआउट, हा लेख EMI रेडिएशन नियंत्रित करण्यासाठी PCB स्तरित स्टॅकिंगची भूमिका आणि डिझाइन तंत्रांची चर्चा करतो.

योग्य क्षमतेचे कॅपेसिटर IC च्या पॉवर सप्लाय पिनजवळ ठेवल्याने IC आउटपुट व्होल्टेज जलद वाढू शकते. तथापि, समस्या येथे संपत नाही. कॅपेसिटरच्या मर्यादित फ्रिक्वेंसी प्रतिसादामुळे, हे कॅपेसिटर पूर्ण वारंवारता बँडमध्ये IC आउटपुट स्वच्छपणे चालविण्यासाठी आवश्यक हार्मोनिक उर्जा निर्माण करू शकत नाही. याव्यतिरिक्त, पॉवर बस बारवर तयार होणारा क्षणिक व्होल्टेज डीकपलिंग मार्गाच्या इंडक्टरमध्ये व्होल्टेज ड्रॉप तयार करेल. हे क्षणिक व्होल्टेज हे मुख्य सामान्य मोड EMI हस्तक्षेप स्त्रोत आहेत. आपण या समस्या कशा सोडवल्या पाहिजेत?

जोपर्यंत आमच्या सर्किट बोर्डवरील IC चा संबंध आहे, IC च्या सभोवतालचा पॉवर लेयर हा एक उत्कृष्ट उच्च-फ्रिक्वेंसी कॅपेसिटर म्हणून ओळखला जाऊ शकतो, जो स्वच्छतेसाठी उच्च-फ्रिक्वेंसी ऊर्जा प्रदान करणार्‍या वेगळ्या कॅपेसिटरद्वारे गळती झालेल्या ऊर्जेचा भाग गोळा करू शकतो. आउटपुट याव्यतिरिक्त, चांगल्या पॉवर लेयरचे इंडक्टन्स लहान असले पाहिजे, म्हणून इंडक्टन्सद्वारे संश्लेषित केलेले क्षणिक सिग्नल देखील लहान आहे, ज्यामुळे सामान्य मोड EMI कमी होतो.

अर्थात, पॉवर लेयर आणि आयसी पॉवर पिनमधील कनेक्शन शक्य तितके लहान असणे आवश्यक आहे, कारण डिजिटल सिग्नलची वाढणारी किनार अधिक वेगवान होत आहे आणि ते थेट पॅडशी कनेक्ट करणे चांगले आहे जेथे आयसी पॉवर पिन स्थित आहे. यावर स्वतंत्रपणे चर्चा करणे आवश्यक आहे.

कॉमन-मोड EMI नियंत्रित करण्यासाठी, पॉवर प्लेनने डिकपलिंग करण्यात मदत केली पाहिजे आणि त्यात पुरेसा कमी इंडक्टन्स असणे आवश्यक आहे. हे पॉवर प्लेन पॉवर प्लेनची चांगली डिझाइन केलेली जोडी असणे आवश्यक आहे. कुणी विचारेल, चांगलं किती चांगलं? प्रश्नाचे उत्तर वीज पुरवठ्याचे स्तर, थरांमधील सामग्री आणि ऑपरेटिंग वारंवारता (म्हणजे, आयसीच्या वाढीच्या वेळेचे कार्य) यावर अवलंबून असते. साधारणपणे, पॉवर लेयरचे अंतर 6mil असते आणि इंटरलेयर FR4 मटेरियल असते, प्रति स्क्वेअर इंच पॉवर लेयरचे समतुल्य कॅपॅसिटन्स सुमारे 75pF असते. अर्थात, लेयरमधील अंतर जितके लहान असेल तितकी कॅपॅसिटन्स जास्त.

100 ते 300 पीएसच्या वाढीची वेळ असलेली अनेक उपकरणे नाहीत, परंतु सध्याच्या IC विकास गतीनुसार, 100 ते 300 पीएसच्या श्रेणीतील वाढ वेळ असलेली उपकरणे उच्च प्रमाणात व्यापतील. 100 ते 300ps च्या वाढीच्या वेळेसह सर्किट्ससाठी, 3mil लेयर स्पेसिंग यापुढे बर्‍याच अनुप्रयोगांसाठी योग्य राहणार नाही. त्या वेळी, 1 मिलिपेक्षा कमी अंतर असलेल्या लेयरिंग तंत्रज्ञानाचा वापर करणे आणि उच्च डायलेक्ट्रिक स्थिरांक असलेल्या सामग्रीसह FR4 डायलेक्ट्रिक सामग्री बदलणे आवश्यक होते. आता, सिरॅमिक आणि सिरॅमिक प्लास्टिक 100 ते 300 पीएस राइज टाइम सर्किटच्या डिझाइन आवश्यकता पूर्ण करू शकतात.

भविष्यात नवीन साहित्य आणि नवीन पद्धती वापरल्या जात असल्या तरी, आजच्या सामान्य 1 ते 3ns राइज टाइम सर्किट्स, 3 ते 6mil लेयर स्पेसिंग आणि FR4 डायलेक्ट्रिक मटेरियलसाठी, सामान्यतः हाय-एंड हार्मोनिक्स हाताळण्यासाठी आणि क्षणिक सिग्नल पुरेसे कमी करण्यासाठी पुरेसे आहे. , म्हणजे कॉमन मोड ईएमआय खूप कमी कमी केला जाऊ शकतो. या लेखात दिलेली PCB स्तरित स्टॅकिंग डिझाइन उदाहरणे 3 ते 6 mils चे लेयर अंतर गृहीत धरतील.

इलेक्ट्रोमॅग्नेटिक शिल्डिंग

सिग्नल ट्रेसच्या दृष्टीकोनातून, सर्व सिग्नल ट्रेस एक किंवा अधिक स्तरांवर ठेवणे ही एक चांगली लेयरिंग धोरण असावी, हे स्तर पॉवर लेयर किंवा ग्राउंड लेयरच्या पुढे आहेत. वीज पुरवठ्यासाठी, लेयरिंगची चांगली रणनीती अशी असावी की पॉवर लेयर जमिनीच्या थराला लागून असेल आणि पॉवर लेयर आणि ग्राउंड लेयरमधील अंतर शक्य तितके कमी असेल. यालाच आपण “लेयरिंग” धोरण म्हणतो.

पीसीबी स्टॅकिंग

कोणत्या प्रकारची स्टॅकिंग स्ट्रॅटेजी ईएमआयला संरक्षण आणि दडपण्यात मदत करू शकते? खालील स्तरित स्टॅकिंग योजना असे गृहीत धरते की वीज पुरवठा करंट एकाच लेयरवर वाहतो आणि एकाच लेयरच्या वेगवेगळ्या भागांमध्ये एकल व्होल्टेज किंवा अनेक व्होल्टेज वितरीत केले जातात. एकाधिक पॉवर लेयर्सच्या बाबतीत नंतर चर्चा केली जाईल.

4-लेयर बोर्ड

4-लेयर बोर्ड डिझाइनमध्ये अनेक संभाव्य समस्या आहेत. सर्व प्रथम, 62 mils च्या जाडीसह पारंपारिक चार-लेयर बोर्ड, जरी सिग्नल लेयर बाह्य स्तरावर असेल आणि पॉवर आणि ग्राउंड लेयर आतील लेयरवर असले तरीही, पॉवर लेयर आणि ग्राउंड लेयरमधील अंतर अजूनही खूप मोठे आहे.

जर खर्चाची आवश्यकता पहिली असेल, तर तुम्ही पारंपारिक 4-लेयर बोर्डसाठी खालील दोन पर्यायांचा विचार करू शकता. हे दोन उपाय EMI सप्रेशनच्या कार्यक्षमतेत सुधारणा करू शकतात, परंतु ते फक्त अशा अनुप्रयोगांसाठी योग्य आहेत जेथे बोर्डवरील घटक घनता पुरेशी कमी आहे आणि घटकांभोवती पुरेसे क्षेत्र आहे (आवश्यक पॉवर कॉपर लेयर ठेवा).

पहिला पर्याय हा पहिला पर्याय आहे. PCB चे बाह्य स्तर हे सर्व जमिनीचे स्तर आहेत आणि मधले दोन स्तर सिग्नल/पॉवर स्तर आहेत. सिग्नल लेयरवरील वीज पुरवठा रुंद रेषेने मार्गस्थ केला जातो, ज्यामुळे विद्युत पुरवठा करंटचा मार्ग अडथळा कमी होतो आणि सिग्नल मायक्रोस्ट्रिप मार्गाचा अवरोध देखील कमी असतो. EMI नियंत्रणाच्या दृष्टीकोनातून, ही उपलब्ध सर्वोत्तम 4-लेयर PCB रचना आहे. दुस-या योजनेत, बाह्य स्तर पॉवर आणि ग्राउंड वापरतात आणि मधले दोन स्तर सिग्नल वापरतात. पारंपारिक 4-लेयर बोर्डच्या तुलनेत, सुधारणा लहान आहे आणि इंटरलेअर प्रतिबाधा पारंपारिक 4-लेयर बोर्ड प्रमाणेच खराब आहे.

आपण ट्रेस प्रतिबाधा नियंत्रित करू इच्छित असल्यास, वरील स्टॅकिंग योजना पॉवर आणि ग्राउंड कॉपर बेटे अंतर्गत ट्रेस व्यवस्था करण्यासाठी अतिशय काळजीपूर्वक असणे आवश्यक आहे. याव्यतिरिक्त, डीसी आणि कमी-फ्रिक्वेंसी कनेक्टिव्हिटी सुनिश्चित करण्यासाठी वीज पुरवठा किंवा ग्राउंड लेयरवरील तांबे बेटे शक्य तितक्या एकमेकांशी जोडलेले असले पाहिजेत.

6-लेयर बोर्ड

4-लेयर बोर्डवरील घटकांची घनता तुलनेने जास्त असल्यास, 6-लेयर बोर्ड सर्वोत्तम आहे. तथापि, 6-लेयर बोर्ड डिझाइनमधील काही स्टॅकिंग योजना इलेक्ट्रोमॅग्नेटिक फील्डचे संरक्षण करण्यासाठी पुरेशा चांगल्या नाहीत आणि पॉवर बसच्या क्षणिक सिग्नल कमी करण्यावर त्यांचा फारसा प्रभाव पडत नाही. दोन उदाहरणे खाली चर्चा केली आहेत.

पहिल्या प्रकरणात, वीज पुरवठा आणि ग्राउंड अनुक्रमे 2 आणि 5 व्या स्तरांवर ठेवलेले आहेत. वीज पुरवठ्याच्या तांब्याच्या कोटिंगच्या उच्च प्रतिबाधामुळे, सामान्य मोड ईएमआय रेडिएशन नियंत्रित करणे अत्यंत प्रतिकूल आहे. तथापि, सिग्नल प्रतिबाधा नियंत्रणाच्या दृष्टिकोनातून, ही पद्धत अगदी योग्य आहे.