Fir d’Signaliwwerdroungsqualitéit ze garantéieren, d’EMI Interferenz ze reduzéieren, an déi entspriechend Impedanztest Zertifizéierung passéieren, PCB Schlëssel Signal Impedanz passende Design ass néideg. Dësen Design Guide baséiert op der gemeinsamer Berechnung Parameteren, TV Produit Signal Charakteristiken, PCB Layout Ufuerderunge, SI9000 Software Berechnung, PCB Fournisseur Feedback Informatiounen an sou op, a kommen endlech zu der recommandéiert Design. Gëeegent fir déi meescht PCB Fournisseuren Prozess Standarden an PCB Verwaltungsrot Design mat Impedanz Kontroll Ufuerderunge.

Eent. Duebel Panel Impedanz Design

① Buedem Design: Linn Breet, Abstand 7/5/7mil Buedem Drot Breet ≥20mil Signal a Buedem Drot Distanz 6mil, all 400mil Buedem Lach; (2) Net-enveloppéierend Design: Linn Breet, Abstand 10/5/10mil Ënnerscheed Pair an d’Distanz tëscht de Pair ≥20mil (speziell Ëmstänn kann net manner wéi 10mil ginn) Et ass recommandéiert datt de ganze Grupp vun Differenziell Signal Linn benotzt Enveloppe shielding, differentiell Signal an shielding Terrain Distanz ≥35mil (speziell Ëmstänn kann net manner wéi 20mil ginn). 90 Ohm Differentialimpedanz recommandéiert Design

Linn Breet, Abstand 10/5/10mil Buedem Drot Breet ≥20mil Signal a Buedem Drot Distanz vun 6mil oder 5mil, Buedem Lach all 400mil; ②Den Design net enthalen:

Linn Breet an Abstand 16/5/16mil d’Distanz tëscht dem differentiell Signal Pair ≥20mil ass recommandéiert datt Buedem Enveloppe fir déi ganz Grupp vun differentiell Signal Kabelen benotzt ginn. D’Distanz tëscht dem Differenzialsignal an dem geschirmtem Buedemkabel muss ≥35mil sinn (oder ≥20mil a spezielle Fäll). Main Punkten: ginn Prioritéit fir de Gebrauch vun Daach Buedem Design, kuerz Linn a komplett Fliger kann ouni Daach Buedem Design benotzt ginn; Berechnungsparameter: Plack FR-4, Plackdicke 1.6mm+/-10%, Plack-Dielektresch Konstant 4.4+/-0.2, Kupferdicke 1.0 Oz (1.4mil) Solderöldicke 0.6±0.2mil, Dielektresch Konstant 3.5+/-0.3.

Impedanz Design vun zwee a véier Schichten

100 Ohm Differentialimpedanz recommandéiert Designlinn Breet an Abstand 5/7/5mil d’Distanz tëscht de Pairen ≥14mil (3W Critère) Notiz: Et ass recommandéiert datt d’Buedembeschichtung fir déi ganz Grupp vun Differentialsignalkabel benotzt gëtt. D’Distanz tëscht dem Differenzial Signal an der shielding Buedem Kabel soll op d’mannst 35mil ginn (net manner wéi 20mil a spezielle Fäll). 90ohm Differentialimpedanz Recommandéiert Designlinn Breet an Abstand 6/6/6mil Differential Pair Distanz ≥12mil (3W Critère) Haaptpunkte: Am Fall vu laangen Differentialpaarkabel ass et recommandéiert datt d’Distanz tëscht den zwou Säiten vun der USB Differentiallinn wéckelt de Buedem ëm 6mil fir den EMI Risiko ze reduzéieren (wrap de Buedem an net de Buedem, Linn Breet an Linn Distanz Standard ass konsequent). Berechnungsparameter: Fr-4, Plattendicke 1.6 mm+/-10%, Plattendielektrikumkonstant 4.4+/-0.2, Kupferdicke 1.0oz (1.4mil) semi-cured sheet (PP) 2116(4.0-5.0mil), dielektrische konstant 4.3+/ -0.2 solder Ueleg deck 0.6 ± 0.2 mil, Dielektresch Konstant 3.5+/-0.3 laminéiert Struktur: Écran Drécker Schicht Lötschicht Kupferschicht semi-geheilt filmbeschichtete Kupfersubstrat semi-geheilt Film Kupferschicht Lötschicht Bildschirmdruckschicht

Dräi. Sechs Layer Verwaltungsrot Impedanz Design

Déi sechs-Schicht Laminéierungsstruktur ass anescht fir verschidden Occasiounen. Dëse Guide recommandéiert nëmmen den Design vun der méi gemeinsam lamination (gesinn Fig. 2), an déi folgend recommandéiert Motiver sinn baséiert op der Donnéeën ënnert der lamination an der lamination kritt. 2. D’Impedanz Design vun der baussenzegen Layer ass déi selwecht wéi déi vun der véier-Layer Verwaltungsrot. Well déi bannenzeg Schicht allgemeng méi flächeg Schichten huet wéi d’Uewerflächeschicht, ass dat elektromagnetescht Ëmfeld anescht wéi d’Uewerflächeschicht. Déi folgend sinn d’Suggestiounen fir d’Impedanz Kontroll vun der drëtter Layer vun wiring (laminéiert Referenz Figur 4). 90 ohm Differentialimpedanz Recommandéiert Design Linn Breet, Linn Distanz 8/10/8mil Differenz Pair Distanz ≥20mil (3W Critère); Berechnungsparameter: Fr-4, Plattendicke 1.6 mm+/-10%, Plattendielektrikumkonstant 4.4+/-0.2, Kupferdicke 1.0oz (1.4mil) semi-cured sheet (PP) 2116(4.0-5.0mil), dielektrische konstant 4.3+/ -0.2 solder Ueleg deck 0.6 ± 0.2 mil, Dielektresch Konstante 3.5+/-0.3 laminéiert Struktur: Top Écran Blockéierungsschicht Kupferschicht semi-geheilt Kupferbeschichtete Substrat semi-geheilt Kupferbeschichtete Substrat semi-geheilt Kupferbeschichtete Schicht ënnen Bildschirmblockéierungsschicht

Fir méi wéi véier oder sechs Schichten, designt w.e.g. selwer no de relevante Reegelen oder konsultéiert relevant Personal fir d’Laminéierungsstruktur an d’Verkabelungsschema ze bestëmmen.

5. Wann et aner Impedanzkontrollfuerderunge wéinst speziellen Ëmstänn sinn, berechent w.e.g. selwer oder konsultéiert relevant Personal fir den Designschema ze bestëmmen

Notiz: ① Et gi vill Fäll déi d’Impedanz beaflossen. Wann d’PCB muss duerch Impedanz kontrolléiert ginn, sollten d’Ufuerderunge vun der Impedanzkontrolle kloer an de PCB-Designdaten oder Proufblat markéiert ginn; (2) 100 Ohm Differentialimpedanz gëtt haaptsächlech fir HDMI an LVDS Signaler benotzt, an deenen HDMI déi entspriechend Zertifizéierung muss passéieren ass obligatoresch; ③ 90 Ohm Differentialimpedanz gëtt haaptsächlech fir USB Signal benotzt; (4) Single-Terminal 50 Ohm Impedanz ass haaptsächlech fir Deel vun DDR Signal benotzt. Well déi meescht DDR-Partikelen intern Upassung passend Impedanzdesign adoptéieren, baséiert den Design op der Demo-Verwaltungsrot vun der Léisungsfirma als Referenz, an dësen Designguide ass net recommandéiert. ⑤, Single-End 75-Ohm Impedanz gëtt haaptsächlech fir Analog Video Input an Output benotzt. Et gëtt eng 75-Ohm Resistenz, déi dem Buedemresistenz am Circuitdesign entsprécht, sou datt et net néideg ass Impedanz-passende Design am PCB Layout auszeféieren, awer et sollt bemierkt datt de 75-Ohm Grondresistenz an der Linn soll no plazéiert ginn. an den Terminal Pin. Allgemeng benotzt PP.