હાઇ સ્પીડ પીસીબી ઉકેલવું. અહીં નવ નિયમો છે:

નિયમ 1: હાઇ-સ્પીડ સિગ્નલ રૂટીંગ શિલ્ડિંગ નિયમ

હાઇ-સ્પીડ પીસીબી ડિઝાઇનમાં, ઘડિયાળો જેવી કી હાઇ-સ્પીડ સિગ્નલ લાઇનને બચાવવાની જરૂર છે. જો તેઓ કવચિત ન હોય અથવા માત્ર અંશત રક્ષિત ન હોય તો, EMI લીકેજ થશે. દર 1000 મિલિ ગ્રાઉન્ડિંગ માટે શિલ્ડેડ કેબલ્સ ડ્રિલ કરવાની ભલામણ કરવામાં આવે છે.

નિયમ 2: હાઇ-સ્પીડ સિગ્નલો માટે બંધ-લૂપ રૂટીંગ નિયમો

હાઇ-સ્પીડ સિગ્નલો માટે ક્લોઝ્ડ-લૂપ રૂટિંગ નિયમો

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

હાઇ-સ્પીડ સિગ્નલો માટે ક્લોઝ્ડ-લૂપ રૂટિંગ નિયમો

PCB બોર્ડની વધતી જતી ઘનતાને કારણે, ઘણા PCB LAYOUT એન્જિનિયરો વાયરિંગની પ્રક્રિયામાં ભૂલ કરે છે. બીજા શબ્દોમાં કહીએ તો, હાઇ સ્પીડ સિગ્નલ નેટવર્ક જેમ કે ક્લોક સિગ્નલ મલ્ટિલેયર પીસીબી વાયરિંગ કરતી વખતે ક્લોઝ-લૂપ પરિણામો ઉત્પન્ન કરે છે. આવા બંધ-લૂપ પરિણામો રિંગ એન્ટેના ઉત્પન્ન કરશે અને ઇએમઆઇ રેડિયેશનની તીવ્રતામાં વધારો કરશે.

નિયમ 3: હાઇ સ્પીડ સિગ્નલો માટે ઓપન-લૂપ રૂટીંગ નિયમો

હાઇ સ્પીડ સિગ્નલો માટે ઓપન-લૂપ રૂટીંગ નિયમો

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

હાઇ સ્પીડ સિગ્નલો માટે ઓપન-લૂપ રૂટીંગ નિયમો

નિયમ 2 એ ઉલ્લેખ કર્યો છે કે હાઇ-સ્પીડ સિગ્નલોના બંધ-લૂપ EMI રેડિયેશનનું કારણ બનશે, જ્યારે ઓપન-લૂપ પણ EMI રેડિયેશનનું કારણ બનશે.

હાઇ-સ્પીડ સિગ્નલ નેટવર્કમાં, જેમ કે ક્લોક સિગ્નલ, એકવાર મલ્ટિ-લેયર PCB ના રૂટિંગમાં ઓપન લૂપનું પરિણામ જનરેટ થશે, રેખીય એન્ટેના જનરેટ થશે અને EMI રેડિયેશનની તીવ્રતા વધશે.

નિયમ 4: હાઇ-સ્પીડ સિગ્નલો માટે લાક્ષણિક અવરોધ સાતત્ય નિયમ

હાઇ-સ્પીડ સિગ્નલો માટે લાક્ષણિકતા અવરોધ સાતત્ય નિયમ

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

હાઇ-સ્પીડ સિગ્નલો માટે લાક્ષણિકતા અવરોધ સાતત્ય નિયમ

હાઇ-સ્પીડ સિગ્નલો માટે, સ્તરો વચ્ચે સ્વિચ કરતી વખતે લાક્ષણિકતા અવબાધની સાતત્યની ખાતરી કરવી આવશ્યક છે; નહિંતર, EMI રેડિયેશન વધશે. એટલે કે, સમાન સ્તરની વાયરિંગ પહોળાઈ સતત હોવી જોઈએ, અને વિવિધ સ્તરોની વાયરિંગ અવબાધ સતત હોવી જોઈએ.

નિયમ 5: હાઇ-સ્પીડ પીસીબી ડિઝાઇન માટે રૂટિંગ દિશા નિયમો

હાઇ-સ્પીડ સિગ્નલો માટે લાક્ષણિકતા અવરોધ સાતત્ય નિયમ

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

બે અડીને આવેલા સ્તરો વચ્ચેના કેબલ્સને routભી રૂટ કરવી આવશ્યક છે. નહિંતર, ક્રોસસ્ટોક થઇ શકે છે અને ઇએમઆઇ રેડિયેશન વધી શકે છે. ટૂંકમાં, નજીકના વાયરિંગ સ્તરો આડી, આડી અને verticalભી વાયરિંગ દિશાને અનુસરે છે, અને verticalભી વાયરિંગ રેખાઓ વચ્ચે ક્રોસસ્ટોકને દબાવી શકે છે.

નિયમ 6: હાઇ-સ્પીડ પીસીબી ડિઝાઇનમાં ટોપોલોજી નિયમો

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

હાઇ-સ્પીડ સિગ્નલો માટે લાક્ષણિકતા અવરોધ સાતત્ય નિયમ

હાઇ-સ્પીડ પીસીબી ડિઝાઇનમાં, સર્કિટ બોર્ડ લાક્ષણિકતા અવરોધનું નિયંત્રણ અને મલ્ટિ-લોડ હેઠળ ટોપોલોજિકલ સ્ટ્રક્ચરની ડિઝાઇન સીધી ઉત્પાદનની સફળતા અથવા નિષ્ફળતા નક્કી કરે છે.

ડેઝી ચેઇન ટોપોલોજી આકૃતિમાં બતાવવામાં આવી છે, જે સામાન્ય રીતે થોડા મેગાહર્ટઝ માટે ફાયદાકારક છે. હાઇ સ્પીડ પીસીબી ડિઝાઇનમાં પાછળના છેડે સ્ટાર સપ્રમાણ માળખું વાપરવાની ભલામણ કરવામાં આવે છે.

નિયમ 7: રેખા લંબાઈનો પડઘો નિયમ

રેખા લંબાઈનો પડઘો નિયમ

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

રેખા લંબાઈનો પડઘો નિયમ

તપાસો કે સિગ્નલ લાઇનની લંબાઈ અને સિગ્નલની આવર્તન પડઘો બનાવે છે, એટલે કે જ્યારે વાયરિંગ લંબાઈ સિગ્નલ તરંગલંબાઇ 1/4 નો પૂર્ણાંક સમય હોય, ત્યારે આ વાયરિંગ પડઘો ઉત્પન્ન કરશે, અને પડઘો ઇલેક્ટ્રોમેગ્નેટિક તરંગો ફેલાવશે, દખલ પેદા કરશે.

નિયમ 8: બેકફ્લો પાથ નિયમ

બેકફ્લો પાથ નિયમ

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

બેકફ્લો પાથ નિયમ

બધા હાઇ-સ્પીડ સિગ્નલોમાં સારો બેકફ્લો પાથ હોવો જોઈએ. ઘડિયાળો જેવા હાઇ સ્પીડ સિગ્નલોનો બેકફ્લો પાથ ઓછો કરો. નહિંતર રેડિયેશન મોટા પ્રમાણમાં વધશે, અને રેડિયેશનનું પ્રમાણ સિગ્નલ પાથ અને બેકફ્લો પાથથી ઘેરાયેલા વિસ્તારના પ્રમાણમાં છે.

નિયમ 9: ઉપકરણ ડીકોપલિંગ કેપેસિટર પ્લેસમેન્ટ નિયમો

ઉપકરણોના ડીકોપલિંગ કેપેસિટર મૂકવાના નિયમો

હાઇ સ્પીડ PCB ડિઝાઇન માટે EMI ના નિયમો શું છે

ઉપકરણોના ડીકોપલિંગ કેપેસિટર મૂકવાના નિયમો

ડીકોપલિંગ કેપેસિટરનું સ્થાન ખૂબ મહત્વનું છે. અયોગ્ય પ્લેસમેન્ટ ડીકોપ્લિંગની અસર પ્રાપ્ત કરી શકતું નથી. સિદ્ધાંત છે: પાવર સપ્લાય પિનની નજીક, અને કેપેસિટરની પાવર સપ્લાય વાયરિંગ અને નાના વિસ્તારથી ઘેરાયેલી જમીન.