1. Ki jan yo chwazi Komisyon Konsèy PCB?

Seleksyon tablo PCB dwe satisfè kondisyon konsepsyon ak pwodiksyon an mas ak pri nan balans ki genyen ant. The design requirements include electrical and mechanical parts. This is usually important when designing very fast PCB boards (frequencies greater than GHz). Pou egzanp, materyèl la fr-4 souvan itilize jodi a pa ka apwopriye paske pèt la Dielectric nan plizyè GHz gen yon gwo efè sou atenuasyon siyal. In the case of electricity, pay attention to the dielectric constant and dielectric loss at the designed frequency.

2. Ki jan pou fè pou evite entèferans segondè-frekans?

The basic idea of avoiding high frequency interference is to minimize the interference of high frequency signal electromagnetic field, also known as Crosstalk. Ou ka ogmante distans ki genyen ant siyal la gwo vitès ak siyal la analòg, oswa ajoute tras tè gad / shunt nan siyal la analòg. Also pay attention to the digital ground to analog ground noise interference.

3. How to solve the problem of signal integrity in high-speed design?

Entegrite siyal se fondamantalman yon kesyon de matche enpedans. The factors that affect impedance matching include signal source architecture, output impedance, cable characteristic impedance, load side characteristic, and cable topology architecture. Solisyon an se * terminaTIon ak ajiste topoloji a nan kab la.

4. Kouman reyalize fil elektrik diferansye?

The wiring of the difference pair has two points to pay attention to. One is that the length of the two lines should be as long as possible, and the other is that the distance between the two lines (determined by the difference impedance) should always remain constant, that is, to keep parallel. There are two parallel modes: one is that the two lines run on the same side-by-side layer, and the other is that the two lines run on two adjacent layers of the upper and lower layers. Anjeneral, ansyen aplikasyon kòt a kòt la pi komen.

5. Ki jan yo reyalize fil elektrik diferans pou liy siyal revèy ak yon sèl tèminal pwodiksyon?

Vle sèvi ak fil elektrik diferans dwe sous siyal ak k ap resevwa fen yo tou siyal diferans se siyifikatif. So it is impossible to use differential wiring for a clock signal with only one output.

6. Èske yo ka ajoute yon rezistans matche ant pè liy diferans lan nan fen k ap resevwa a?

Se rezistans la matche ant pè a nan liy diferans nan fen k ap resevwa a anjeneral te ajoute, ak valè li yo ta dwe egal a valè a nan enpedans diferans lan. Bon jan kalite a siyal yo pral pi bon.

7. Poukisa yo ta dwe fil elektrik la nan pè diferans ki pi pre ak paralèl?

Fil elektrik la nan pè diferans yo ta dwe yon fason ki apwopriye fèmen ak paralèl. The proper height is due to the difference impedance, which is an important parameter in designing difference pairs. Paralelis tou oblije kenbe konsistans nan enpedans diferans lan. Si de liy yo swa byen lwen oswa tou pre, enpedans diferans lan pral konsistan, ki afekte entegrite siyal ak TIming reta.

8. Ki jan fè fas ak kèk konfli teyorik nan fil elektrik aktyèl la?

(1). Basically, it is right to separate modules/numbers. Swen yo ta dwe pran pa travèse MOAT la epi yo pa kite ekipman pou pouvwa a ak siyal retounen aktyèl chemen grandi twò gwo.

(2). Crystal osilateur se yon simulation fidbak pozitif sikwi osilan, ak siyal osilan ki estab dwe satisfè espesifikasyon yo nan genyen riban ak faz yo, ki se tendans entèferans, menm avèk tras gad tè ka pa kapab konplètman izole entèferans. And too far away, the noise on the ground plane will also affect the positive feedback oscillation circuit. Se poutèt sa, asire w ke ou fè kristal osilator a ak chip kòm fèmen ke posib.

(3). Indeed, there are many conflicts between high-speed wiring and EMI requirements. Sepandan, prensip debaz la se ke akòz kapasite nan rezistans oswa ferit chaplèt te ajoute pa EMI, kèk karakteristik elektrik nan siyal la pa ka lakòz echwe pou pou satisfè espesifikasyon yo. Therefore, it is best to use the technique of arranging wiring and PCB stacking to solve or reduce EMI problems, such as high-speed signal lining. Finally, resistor capacitance or Ferrite Bead method was used to reduce the damage to the signal.

9. Ki jan yo rezoud kontradiksyon ki genyen ant fil elektrik manyèl ak fil elektrik otomatik nan siyal segondè-vitès?

Sèjousi, pi fò nan aparèy yo kabl otomatik nan lojisyèl kabl fò yo te mete kontrent kontwole mòd nan likidasyon ak kantite twou. Konpayi EDA pafwa varye anpil nan anviwònman kapasite yo ak kontrent nan likidasyon motè yo. For example, whether there are enough constraints to control how serpenTIne lines wind, whether there are enough constraints to control the spacing of difference pairs, etc. This will affect whether the automatic wiring out of the wiring can conform to the designer’s idea. In addition, the difficulty of manual wiring adjustment is also absolutely related to the ability of the winding engine. Pou egzanp, fil la pouse kapasite, nan twou a pouse kapasite, e menm fil la sou kouch kwiv pouse kapasite ak sou sa. Se konsa, chwazi yon kabl ak kapasite fò likidasyon motè, li se yon fason a yo rezoud.

10. Konsènan Koupon Egzamen an.

The Test Coupon is used to measure whether the characteristic impedance of the PRODUCED PCB board meets the design requirements by using the Time Domain Reflectometer (TDR). Anjeneral, enpedans nan kontwòl se yon sèl liy ak diferans pè de ka. Se poutèt sa, lajè liy lan ak espas liy lan (si diferans) sou Koupon Egzamen an ta dwe menm ak liy yo te kontwole a. The most important thing is the location of the grounding point. Yo nan lòd yo diminye valè a enduktans nan plon tè, pwen an tè nan TDR pwofonde se nòmalman trè pre pwent an pwofonde. Se poutèt sa, distans la ak metòd pou mezire pwen siyal ak pwen baz sou tès Koupon yo ta dwe konfòme yo ak pwofonde yo itilize.

11. Nan gwo vitès konsepsyon PCB, zòn vid kouch siyal la ka kwiv-kouvwi, ak kouman yo distribye kwiv-kouvwi sou baz la ak ekipman pou pouvwa nan kouch siyal miltip?

Generally in the blank area copper coating most of the case is grounded. Jis peye atansyon sou distans ki genyen ant kòb kwiv mete ak liy siyal la lè kòb kwiv mete aplike akote liy siyal la gwo vitès, paske kwiv la aplike ap diminye enpedans karakteristik nan liy lan. Fè atansyon tou pou pa afekte enpedans karakteristik lòt kouch yo, tankou nan konstriksyon stripline doub la.

12. Èske liy siyal ki anlè avyon ekipman pou pouvwa a ka itilize pou kalkile enpedans karakteristik lè l sèvi avèk modèl liy mikrostrip la? Èske siyal la ant ekipman pou pouvwa a ak avyon an tè ka kalkile lè l sèvi avèk yon modèl riban-liy?

Yes, both the power plane and the ground plane must be considered as reference planes when calculating the characteristic impedance. Pou egzanp, kat-kouch tablo: tèt kouch – kouch pouvwa – strat – kouch anba. Nan ka sa a, modèl la nan enpedans karakteristik fil elektrik kouch tèt la se yon modèl liy microstrip ak avyon pouvwa kòm avyon referans.

13. Can test points automatically generated by software on high density PCB meet the test requirements of mass production in general?

Kit pwen tès yo pwodwi otomatikman pa lojisyèl jeneral ka satisfè bezwen tès yo depann de si espesifikasyon pwen tès yo te ajoute yo satisfè kondisyon machin tès la. Anplis de sa, si fil elektrik la twò dans epi spesifikasyon pou ajoute pwen tès yo strik, li ka pa kapab otomatikman ajoute pwen tès nan chak seksyon nan liy lan, nan kou, ou bezwen manyèlman ranpli plas tès la.

14. Èske adisyon pwen tès yo ap afekte kalite siyal gwo vitès yo?

Kit li afekte bon jan kalite a siyal depann sou ki jan pwen yo tès yo te ajoute ak kouman vit siyal la se. Fondamantalman, pwen tès adisyonèl (pa via oswa PIN DIP kòm pwen tès) ka ajoute nan liy lan oswa rale soti nan liy lan. The former is equivalent to adding a very small capacitor on the line, the latter is an extra branch. Both of these two conditions have more or less influence on high-speed signals, and the degree of influence is related to the frequency speed and edge rate of signal. The influence can be obtained through simulation. Nan prensip, ki pi piti a pwen an tès, pi bon an (nan kou, satisfè kondisyon ki nan machin nan tès) pi kout la branch lan, pi bon an.

15. Yon kantite sistèm PCB, ki jan yo konekte tè a ant ankadreman yo?

Lè siyal la oswa ekipman pou pouvwa ant chak tablo PCB ki konekte youn ak lòt, pou egzanp, Yon tablo gen ekipman pou pouvwa oswa siyal nan tablo B, dwe gen yon kantite egal nan aktyèl soti nan koule etaj la tounen nan yon tablo (sa a se Kirchoff lwa aktyèl). The current in this layer will find its way back to the lowest impedance. Se poutèt sa, ki kantite broch asiyen nan fòmasyon an pa ta dwe twò ba nan chak koòdone, swa pouvwa oswa siyal koneksyon, diminye enpedans e konsa diminye bri fòmasyon. Li posib tou pou analize tout bouk aktyèl la, espesyalman pati nan pi gwo nan aktyèl la, ak ajiste koneksyon an nan tè a oswa tè kontwole koule nan aktyèl la (pou egzanp, yo kreye yon enpedans ki ba nan yon sèl kote pou ke pi nan aktyèl la ap koule nan kote sa a), diminye enpak la sou lòt siyal pi sansib.