PCBの設計方法とスキル

PCBボードの選択は、設計要件と大量生産、およびそれらの間のバランスのコストを満たす必要があります。設計要件には、電気部品と機械部品が含まれます。これは通常、非常に高速なPCBボード（GHzを超える周波数）を設計する場合に重要です。たとえば、今日一般的に使用されているfr-4材料は、数GHzでの誘電損失が信号の減衰に大きな影響を与えるため、適切でない場合があります。電気の場合は、設計周波数での誘電率と誘電損失に注意してください。

2.高周波干渉を回避する方法は？

高周波干渉を回避する基本的な考え方は、クロストークとしても知られる高周波信号電磁界の干渉を最小限に抑えることです。高速信号とアナログ信号の間の距離を長くしたり、アナログ信号にグラウンドガード/シャントトレースを追加したりできます。また、デジタルグランドからアナロググランドへのノイズ干渉にも注意してください。

3.高速設計におけるシグナルインテグリティの問題をどのように解決しますか？

シグナルインテグリティは基本的にインピーダンス整合の問題です。インピーダンス整合に影響を与える要因には、信号源アーキテクチャ、出力インピーダンス、ケーブル特性インピーダンス、負荷側特性、およびケーブルトポロジアーキテクチャが含まれます。解決策は*終端し、ケーブルのトポロジーを調整することです。

4.差動配線を実現するには？

差分ペアの配線には注意すべき点がXNUMXつあります。 XNUMXつは、XNUMXつの線の長さをできるだけ長くすること、もうXNUMXつは、XNUMXつの線の間の距離（インピーダンスの差によって決定される）を常に一定に保つ、つまり平行に保つことです。 XNUMXつの並列モードがあります。XNUMXつはXNUMXつの線が同じ横に並んだ層を走るモードで、もうXNUMXつはXNUMXつの線が上層と下層のXNUMXつの隣接する層を走るモードです。一般に、前者のサイドバイサイド実装がより一般的です。

5.出力端子がXNUMXつしかないクロック信号線の差動配線を実現するにはどうすればよいですか？

差動配線を使用したいのは信号源である必要があり、受信側も差動信号が意味を持っています。そのため、出力がXNUMXつしかないクロック信号に差動配線を使用することはできません。

6.受信側の差線ペア間に整合抵抗を追加できますか？

通常、受信側の差動ラインのペア間の整合抵抗が加算され、その値は差動インピーダンスの値と等しくなければなりません。信号品質が良くなります。

7.なぜ、まちがいさが最も近く、平行である必要があるのですか？

まちがいさがしの配線は、適切に近く、平行にする必要があります。適切な高さは、まちがいを設計する際の重要なパラメータであるインピーダンスの違いによるものです。差動インピーダンスの一貫性を維持するには、並列処理も必要です。 XNUMXつのラインが遠いまたは近い場合、差動インピーダンスは不整合になり、シグナルインテグリティとタイミング遅延に影響します。

8.実際の配線におけるいくつかの理論上の矛盾にどのように対処しますか？

（1）。基本的に、モジュール/番号を分離するのは正しいことです。 MOATを超えないように、また電源と信号のリターン電流パスが大きくなりすぎないように注意する必要があります。

（2）。水晶発振器はシミュレートされた正帰還発振回路であり、安定した発振信号は、グラウンドガードトレースでは干渉を完全に分離できない場合でも、干渉を受けやすいループゲインと位相の仕様を満たす必要があります。また、離れすぎると、グランドプレーンのノイズも正帰還発振回路に影響を及ぼします。したがって、水晶発振器とチップをできるだけ近づけるようにしてください。

（3）。実際、高速配線とEMI要件の間には多くの矛盾があります。ただし、基本的な原理は、EMIによって追加された抵抗容量またはフェライトビーズのために、信号の一部の電気的特性が仕様を満たさなくなることはあり得ないということです。したがって、高速信号ライニングなどのEMI問題を解決または軽減するには、配線とPCBスタッキングを配置する手法を使用するのが最善です。最後に、抵抗容量またはフェライトビーズ法を使用して、信号への損傷を減らしました。

9.高速信号の手動配線と自動配線の矛盾をどのように解決しますか？

現在、強力なケーブル接続ソフトウェアのほとんどの自動ケーブル接続デバイスには、巻線モードと穴の数を制御するための制約が設定されています。 EDA企業は、巻線エンジンの機能と制約の設定が大きく異なる場合があります。たとえば、蛇行線の巻き方を制御するのに十分な制約があるかどうか、まちがいさがしの間隔を制御するのに十分な制約があるかどうかなどです。これは、配線からの自動配線が設計者のアイデアに準拠できるかどうかに影響します。また、手動での配線調整の難しさも、巻線エンジンの能力に大きく関係しています。たとえば、ワイヤーの押し込み能力、穴の押し出し能力、さらには銅コーティング上のワイヤーの押し出し能力などです。だから、強力な巻線エンジン能力を備えたケーブルカーを選択してください、それは解決する方法です。

10.テストクーポンについて。

テストクーポンは、時間領域反射率計（TDR）を使用して、製造されたPCBボードの特性インピーダンスが設計要件を満たしているかどうかを測定するために使用されます。一般に、制御するインピーダンスは、XNUMXつのケースの単一ラインと差分ペアです。したがって、テストクーポンの線幅と線間隔（差分の場合）は、制御されている線と同じである必要があります。最も重要なことは、接地点の位置です。接地リードのインダクタンス値を減らすために、TDRプローブの接地点は通常プローブの先端に非常に近いです。したがって、テストクーポンの信号点と接地点の距離と測定方法は、使用するプローブに準拠している必要があります。

11.高速PCB設計では、信号層のブランク領域を銅でコーティングできます。また、複数の信号層の接地と電源に銅でコーティングを分散させる方法を教えてください。

通常、ブランク領域では、ほとんどのケースの銅コーティングが接地されています。高速信号線の隣に銅を塗布する場合は、銅と信号線の距離に注意してください。銅を塗布すると、線の特性インピーダンスが低下します。また、デュアルストリップライン構造のように、他の層の特性インピーダンスに影響を与えないように注意してください。

12.電源プレーンの上の信号ラインを使用して、マイクロストリップラインモデルを使用して特性インピーダンスを計算できますか？電源とグランドプレーン間の信号は、リボンラインモデルを使用して計算できますか？

はい、特性インピーダンスを計算するときは、電源プレーンとグランドプレーンの両方を基準プレーンと見なす必要があります。たとえば、XNUMX層ボード：最上層–電力層–層–最下層。この場合、最上層の配線特性インピーダンスのモデルは、電力面を基準面とするマイクロストリップラインモデルです。

13.高密度PCB上のソフトウェアによって自動的に生成されたテストポイントは、一般的な大量生産のテスト要件を満たすことができますか？

一般的なソフトウェアによって自動的に生成されたテストポイントがテストのニーズを満たすことができるかどうかは、追加されたテストポイントの仕様がテストマシンの要件を満たしているかどうかによって異なります。また、配線が密集していて、テストポイントの追加仕様が厳しい場合は、ラインの各セクションにテストポイントを自動的に追加できない場合があります。もちろん、手動でテスト場所を完成させる必要があります。

14.テストポイントの追加は、高速信号の品質に影響しますか？

信号品質に影響するかどうかは、テストポイントの追加方法と信号の速度によって異なります。基本的に、追加のテストポイント（テストポイントとしての経由またはDIPピンではない）をラインに追加したり、ラインから引き出したりすることができます。前者はラインに非常に小さなコンデンサを追加することと同等であり、後者は余分な分岐です。これらのXNUMXつの条件はどちらも、高速信号に多かれ少なかれ影響を及ぼし、影響の程度は、信号の周波数速度とエッジレートに関連しています。影響はシミュレーションを通じて得ることができます。原則として、テストポイントが小さいほど、（もちろん、テストマシンの要件を満たすために）ブランチが短いほど優れています。

15.いくつかのPCBシステム、ボード間のアースの接続方法は？

各PCBボード間の信号または電源が相互に接続されている場合、たとえば、AボードにBボードへの電源または信号がある場合、フロアからAボードに戻る電流が等しい必要があります（これはキルヒホッフです）。現在の法律）。この層の電流は、最低インピーダンスに戻ります。したがって、フォーメーションに割り当てられるピンの数は、インピーダンスを減らしてフォーメーションノイズを減らすために、電源接続または信号接続のいずれかで、各インターフェイスで少なすぎないようにする必要があります。電流ループ全体、特に電流の大部分を分析し、グランドまたはグランドの接続を調整して電流の流れを制御することもできます（たとえば、XNUMXつの場所で低インピーダンスを作成してほとんどの電流の一部がその場所を流れます）、他のより敏感な信号への影響を減らします。