1. Como escolher Placa PCB?

A seleção da placa PCB deve atender aos requisitos de design e produção em massa e custo do equilíbrio entre os dois. Os requisitos de design incluem peças elétricas e mecânicas. Isso geralmente é importante ao projetar placas de PCB muito rápidas (frequências maiores que GHz). Por exemplo, o material fr-4 comumente usado hoje pode não ser adequado porque a perda dielétrica em vários GHz tem um grande efeito na atenuação do sinal. No caso da eletricidade, preste atenção à constante dielétrica e à perda dielétrica na frequência projetada.

2. Como evitar interferência de alta frequência?

A ideia básica de evitar a interferência de alta frequência é minimizar a interferência do campo eletromagnético do sinal de alta frequência, também conhecido como Crosstalk. Você pode aumentar a distância entre o sinal de alta velocidade e o sinal analógico ou adicionar proteção de solo / traços de derivação ao sinal analógico. Também preste atenção ao aterramento digital para interferência de ruído de aterramento analógico.

3. Como resolver o problema da integridade do sinal no design de alta velocidade?

A integridade do sinal é basicamente uma questão de casamento de impedância. Os fatores que afetam a combinação de impedância incluem arquitetura da fonte de sinal, impedância de saída, impedância característica do cabo, característica do lado da carga e arquitetura da topologia do cabo. A solução é * terminação e ajuste a topologia do cabo.

4. Como realizar a fiação diferencial?

A fiação do par diferente tem dois pontos a serem observados. Uma é que o comprimento das duas linhas deve ser o maior possível, e a outra é que a distância entre as duas linhas (determinada pela diferença de impedância) deve permanecer sempre constante, ou seja, para se manter paralela. Existem dois modos paralelos: um é que as duas linhas correm na mesma camada lado a lado e o outro é que as duas linhas correm em duas camadas adjacentes das camadas superior e inferior. Geralmente, a implementação anterior lado a lado é mais comum.

5. Como realizar a fiação diferencial para linha de sinal de clock com apenas um terminal de saída?

Quer usar a fiação diferencial deve ser a fonte do sinal e a extremidade receptora também é o sinal diferencial significativo. Portanto, é impossível usar fiação diferencial para um sinal de clock com apenas uma saída.

6. Pode ser adicionada uma resistência correspondente entre os pares de linhas de diferença na extremidade receptora?

A resistência de casamento entre o par de linhas diferenciais na extremidade receptora é geralmente adicionada e seu valor deve ser igual ao valor da impedância diferencial. A qualidade do sinal será melhor.

7. Por que a fiação dos pares diferentes deve ser mais próxima e paralela?

A fiação dos pares diferentes deve ser apropriadamente próxima e paralela. A altura adequada se deve à diferença de impedância, que é um parâmetro importante no projeto de pares de diferença. O paralelismo também é necessário para manter a consistência da impedância diferencial. Se as duas linhas estiverem distantes ou próximas, a impedância diferencial será inconsistente, o que afeta a integridade do sinal e o retardo de TIming.

8. Como lidar com alguns conflitos teóricos na fiação real?

(1). Basicamente, é correto separar módulos / números. Deve-se tomar cuidado para não cruzar o MOAT e não permitir que a fonte de alimentação e o caminho da corrente de retorno do sinal cresçam muito.

(2) O oscilador de cristal é um circuito oscilante de feedback positivo simulado, e os sinais oscilantes estáveis ​​devem atender às especificações de ganho e fase de loop, que são propensas a interferências, mesmo com rastreamentos de proteção de solo que podem não ser capazes de isolar completamente a interferência. E muito longe, o ruído no plano de terra também afetará o circuito de oscilação de feedback positivo. Portanto, certifique-se de deixar o oscilador de cristal e o chip o mais próximo possível.

(3). Na verdade, existem muitos conflitos entre a fiação de alta velocidade e os requisitos de EMI. No entanto, o princípio básico é que, devido à capacitância da resistência ou ao cordão de ferrite adicionado pelo EMI, algumas características elétricas do sinal não podem deixar de atender às especificações. Portanto, é melhor usar a técnica de organizar a fiação e o empilhamento de PCBs para resolver ou reduzir problemas de EMI, como revestimento de sinal de alta velocidade. Finalmente, o método da capacitância do resistor ou Ferrite Bead foi usado para reduzir o dano ao sinal.

9. Como resolver a contradição entre a fiação manual e a fiação automática de sinais de alta velocidade?

Hoje em dia, a maioria dos dispositivos de cabeamento automático em softwares de cabeamento robusto definem restrições para controlar o modo de enrolamento e o número de orifícios. As empresas EDA às vezes variam amplamente na definição das capacidades e restrições dos motores de enrolamento. Por exemplo, se existem restrições suficientes para controlar o vento das linhas serenatas, se existem restrições suficientes para controlar o espaçamento dos pares de diferença, etc. Isso afetará se a fiação automática da fiação pode estar em conformidade com a ideia do projetista. Além disso, a dificuldade de ajuste manual da fiação também está absolutamente relacionada à capacidade do motor de enrolamento. Por exemplo, a capacidade de empurrar do fio, através da capacidade de empurrar do orifício, e até mesmo a capacidade de empurrar do fio no revestimento de cobre e assim por diante. Então, escolha um cabeador com capacidade de motor de enrolamento forte, é a maneira de resolver.

10. Sobre o cupom de teste.

O cupom de teste é usado para medir se a impedância característica da placa PCB PRODUZIDA atende aos requisitos de design usando o refletômetro de domínio de tempo (TDR). Geralmente, a impedância de controle é de linha única e par de diferença de dois casos. Portanto, a largura e o espaçamento entre linhas (se for diferencial) no cupom de teste devem ser iguais aos da linha que está sendo controlada. O mais importante é a localização do ponto de aterramento. Para reduzir o valor de indutância do fio terra, o ponto de aterramento da ponta de prova TDR está geralmente muito próximo à ponta da ponta de prova. Portanto, a distância e o método de medição do ponto de sinal e do ponto de aterramento no cupom de teste devem estar de acordo com a ponta de prova usada.

11. No projeto de PCB de alta velocidade, a área em branco da camada de sinal pode ser revestida de cobre, e como distribuir revestida de cobre no aterramento e fonte de alimentação de várias camadas de sinal?

Geralmente, no revestimento de cobre da área em branco, a maior parte da caixa é aterrada. Basta prestar atenção à distância entre o cobre e a linha de sinal quando o cobre for aplicado próximo à linha de sinal de alta velocidade, pois o cobre aplicado reduzirá a impedância característica da linha. Também tome cuidado para não afetar a impedância característica de outras camadas, como na construção de stripline duplo.

12. A linha de sinal acima do plano da fonte de alimentação pode ser usada para calcular a impedância característica usando o modelo de linha de microfita? O sinal entre a fonte de alimentação e o plano de aterramento pode ser calculado usando um modelo de fita?

Sim, tanto o plano de potência quanto o plano de aterramento devem ser considerados como planos de referência ao calcular a impedância característica. Por exemplo, placa de quatro camadas: camada superior – camada de energia – estrato – camada inferior. Neste caso, o modelo da impedância característica da fiação da camada superior é um modelo de linha de microtira com plano de potência como plano de referência.

13. Os pontos de teste gerados automaticamente pelo software em PCB de alta densidade atendem aos requisitos de teste da produção em massa em geral?

Se os pontos de teste gerados automaticamente pelo software geral podem atender às necessidades de teste depende se as especificações dos pontos de teste adicionados atendem aos requisitos da máquina de teste. Além disso, se a fiação for muito densa e a especificação de adição de pontos de teste for estrita, pode não ser possível adicionar pontos de teste automaticamente a cada seção da linha, é claro, você precisa completar manualmente o local de teste.

14. A adição de pontos de teste afetará a qualidade dos sinais de alta velocidade?

Se isso afeta a qualidade do sinal, depende de como os pontos de teste são adicionados e da velocidade do sinal. Basicamente, pontos de teste adicionais (não via ou pino DIP como pontos de teste) podem ser adicionados ou retirados da linha. O primeiro é equivalente a adicionar um capacitor muito pequeno na linha, o último é um ramal extra. Ambas as condições têm mais ou menos influência nos sinais de alta velocidade, e o grau de influência está relacionado à velocidade da frequência e taxa de borda do sinal. A influência pode ser obtida por meio de simulação. Em princípio, quanto menor o ponto de teste, melhor (é claro, para atender aos requisitos da máquina de teste) quanto mais curto for o galho, melhor.

15. Uma série de sistema PCB, como conectar o aterramento entre as placas?

Quando o sinal ou a fonte de alimentação entre cada placa PCB está conectada entre si, por exemplo, a placa A tem fonte de alimentação ou sinal para a placa B, deve haver uma quantidade igual de corrente do fluxo de piso de volta para a placa A (esta é Kirchoff legislação vigente). A corrente nesta camada encontrará seu caminho de volta para a impedância mais baixa. Portanto, o número de pinos atribuídos à formação não deve ser muito baixo em cada interface, seja de energia ou de conexão de sinal, para reduzir a impedância e, assim, reduzir o ruído de formação. Também é possível analisar todo o loop de corrente, especialmente a maior parte da corrente, e ajustar a conexão do terra ou terra para controlar o fluxo da corrente (por exemplo, para criar uma baixa impedância em um lugar para que a maioria dos fluxos de corrente por aquele local), reduzindo o impacto em outros sinais mais sensíveis.