一、如何選擇 PCB板?

PCB板的選擇必須滿足設計要求和量產成本之間的平衡。 設計要求包括電氣和機械部分。 這在設計非常快的 PCB 板（頻率大於 GHz）時通常很重要。 例如，今天普遍使用的 fr-4 材料可能不適合，因為在幾個 GHz 的介電損耗對信號衰減有很大的影響。 在通電的情況下，注意設計頻率下的介電常數和介電損耗。

2、如何避免高頻干擾？

避免高頻干擾的基本思想是盡量減少高頻信號電磁場的干擾，也稱為串擾。 您可以增加高速信號和模擬信號之間的距離，或為模擬信號添加接地保護/分流走線。 還要注意數字地對模擬地噪聲的干擾。

3、如何解決高速設計中的信號完整性問題？

信號完整性基本上是阻抗匹配的問題。 影響阻抗匹配的因素包括信號源架構、輸出阻抗、電纜特性阻抗、負載側特性和電纜拓撲結構。 解決辦法是 * 終止並調整電纜的拓撲結構。

4、如何實現差分接線？

差分對的接線有兩點需要注意。 一是兩條線的長度要盡量長，二是兩條線之間的距離（由差分阻抗決定）要始終保持恆定，即保持平行。 並行方式有兩種：一種是兩條線走在同一個並排層上，另一種是兩條線走在上下兩層相鄰的層上。 通常，前者的並排實現更為常見。

5、只有一個輸出端的時鐘信號線如何實現差分接線？

要使用差分接線必須是信號源和接收端也是差分信號才有意義。 因此，對於只有一個輸出的時鐘信號，不可能使用差分接線。

6、接收端的差分線對之間可以加匹配電阻嗎？

通常在接收端的一對差分線之間加上匹配電阻，其值應等於差分阻抗的值。 信號質量會更好。

7、為什麼差分對的走線要最近且平行？

不同對的佈線應適當靠近並平行。 適當的高度是由於差分阻抗，這是設計差分對的一個重要參數。 還需要並行以保持差分阻抗的一致性。 如果兩條線或遠或近，差分阻抗就會不一致，從而影響信號完整性和TIming延遲。

8、在實際佈線中如何處理一些理論衝突？

(1). 基本上，分開模塊/數字是正確的。 注意不要越過MOAT，不要讓電源和信號返回電流路徑過大。

(2). 晶振是模擬的正反饋振盪電路，穩定的振盪信號必須滿足環路增益和相位的規格，容易產生干擾，即使有接地保護走線也可能無法完全隔離干擾。 而且距離太遠，地平面上的噪聲也會影響正反饋振盪電路。 因此，一定要讓晶振和芯片盡量靠近。

(3). 事實上，高速佈線和EMI要求之間存在許多衝突。 但其基本原理是由於EMI加入的電阻電容或鐵氧體磁珠，不能導致信號的某些電氣特性不符合規範。 因此，最好使用排列佈線和PCB堆疊的技術來解決或減少EMI問題，例如高速信號線。 最後，使用電阻電容或鐵氧體磁珠方法來減少對信號的損害。

9、如何解決高速信號手動接線和自動接線的矛盾？

如今，強佈線軟件中的自動佈線設備大多都設置了約束來控制繞線方式和孔數。 EDA 公司有時在設置繞線發動機的能力和限制方面差異很大。 例如，是否有足夠的約束來控制蛇形線如何纏繞，是否有足夠的約束來控制差異對的間距等。 這將影響到佈線的自動佈線是否符合設計者的想法。 此外，手動接線調整的難易程度也絕對與繞線機的能力有關。 例如，線材的推料能力，通孔的推料能力，甚至銅鍍層上的線材的推料能力等等。 所以，選擇一台繞線機能力強的電纜車，才是解決之道。

10. 關於測試券。

Test Coupon 用於通過使用時域反射計 (TDR) 來測量 PRODUCED PCB 板的特性阻抗是否滿足設計要求。 一般情況下，要控制的阻抗有單線和差分對兩種情況。 因此，測試卡上的線寬和線間距（如果有差異）應該與被控制的線相同。 最重要的是接地點的位置。 為了降低地線的電感值，TDR 探頭的接地點通常非常靠近探頭尖端。 因此，在測試卡上測量信號點和接地點的距離和方法應與所使用的探頭相適應。

11、在高速PCB設計中，信號層的空白區域可以進行覆銅，如何將覆銅分佈在多個信號層的接地和電源上？

一般在空白區域覆銅大部分情況下是接地的。 在高速信號線旁邊敷銅時，只需注意敷銅與信號線的距離，因為敷銅會降低線路的特性阻抗。 還要注意不要影響其他層的特性阻抗，如在雙帶狀線結構中。

12、電源平面上方的信號線能否用微帶線模型計算特徵阻抗？ 可以使用帶狀線模型計算電源和地平面之間的信號嗎？

是的，在計算特徵阻抗時，必須將電源平面和接地平面都視為參考平面。 例如四層板：頂層-電源層-地層-底層。 在這種情況下，頂層佈線特性阻抗模型是一個以電源平面為參考平面的微帶線模型。

13. 高密度PCB上軟件自動生成的測試點能否滿足一般量產的測試需求？

通用軟件自動生成的測試點能否滿足測試需求，取決於增加的測試點的規格是否滿足試驗機的要求。 另外，如果佈線過於密集，添加測試點的規範比較嚴格，可能無法在線路的每一段自動添加測試點，當然需要手動完成測試點。

14、增加測試點是否會影響高速信號的質量？

是否影響信號質量取決於測試點的添加方式和信號的速度。 基本上，額外的測試點（不是過孔或 DIP 引腳作為測試點）可以添加到線路或從線路中拉出。 前者相當於在線路上加了一個很小的電容，後者是一個額外的支路。 這兩種情況對高速信號都有或多或少的影響，影響的程度與信號的頻率速度和邊沿率有關。 可以通過模擬獲得影響。 原則上測試點越小越好（當然要滿足測試機的要求）分支越短越好。

15. 多個PCB系統，板間如何接地？

當每塊PCB板之間的信號或電源相互連接時，例如A板有電源或信號到B板，必須有等量的電流從地板流回A板（這就是基爾霍夫現行法律）。 該層中的電流將找到返回最低阻抗的方法。 因此，分配給地層的管腳數量在每個接口，無論是電源連接還是信號連接，都不應太少，以減少阻抗，從而降低地層噪聲。 也可以分析整個電流迴路，尤其是電流的較大部分，並調整地線或地線的連接以控制電流的流動（例如，在一個地方創建一個低阻抗，以便大多數的電流流經那個地方），減少對其他更敏感信號的影響。