1. Wéi wielen PCB Verwaltungsrot?

PCB Board Auswiel muss den Design Ufuerderunge a Masseproduktioun a Käschte vum Gläichgewiicht tëscht entspriechen. D’Design Ufuerderunge enthalen elektresch a mechanesch Deeler. Dëst ass normalerweis wichteg wann Dir ganz séier PCB Boards designt (Frequenzen méi grouss wéi GHz). Zum Beispill ass d’fr-4 Material dat haut heefeg benotzt gëtt vläicht net gëeegent well den dielektresche Verloscht bei e puer GHz e groussen Effekt op d’Signaldämpfung huet. Am Fall vun Elektrizitéit, oppassen op déi dielektresch Konstant an den dielektresche Verloscht bei der designter Frequenz.

2. Wéi vermeit Dir Héichfrequenz Amëschen?

D’Grondiddi fir Héichfrequenz Amëschen ze vermeiden ass d’Interferenz vum Héichfrequenz Signal elektromagnetescht Feld ze minimiséieren, och bekannt als Crosstalk. Dir kënnt d’Distanz tëscht dem Héichgeschwindegkeet Signal an dem Analog Signal erhéijen, oder Buedemwuecht/Shunt Spuren der Analog Signal derbäisetzen. Gitt och opmierksam op den digitalen Terrain op analog Buedemrauschen.

3. Wéi léist de Problem vun der Signalintegritéit am Héichgeschwindeg Design?

Signalintegritéit ass grondsätzlech eng Matière vun der Impedanzpassung. D’Faktoren, déi Impedanzmatchung beaflossen, enthalen Signalquellarchitektur, Ausgangsimpedanz, Kabelkarakteristesch Impedanz, Lastseitcharakteristik, a Kabeltopologie Architektur. D’Léisung ass * Terminatioun an passt d’Topologie vum Kabel un.

4. Wéi differenziell Verkabelung ze realiséieren?

D’Verdrahtung vum Differenzpaar huet zwee Punkte fir opmierksam ze maachen. Déi eng ass datt d’Längt vun den zwou Linnen sou laang wéi méiglech sollt sinn, an déi aner ass datt d’Distanz tëscht den zwou Linnen (bestëmmt vun der Differenzimpedanz) ëmmer konstant sollt bleiwen, dat heescht fir parallel ze bleiwen. Et ginn zwee parallel Modi: eng ass datt déi zwou Linnen op der selwechter Säit-zur-Säit Schicht lafen, an déi aner ass datt déi zwou Linnen op zwou ugrenzend Schichten vun den ieweschten an ënneschten Schichten lafen. Generell ass déi fréier Säit-zur-Säit Implementatioun méi heefeg.

5. Wéi realiséiere mir Differenzialkabelen fir Auer Signallinn mat nëmmen engem Ausgangsterminal?

Wëllt Dir Differenzialkabel benotze muss Signalquell sinn an d’Enn vum Empfang sinn och Differenziell Signal ass sënnvoll. Also ass et onméiglech Differenzialkabel fir en Auer Signal mat nëmmen engem Ausgang ze benotzen.

6. Kann e passende Widderstand tëscht den Differenzlinnparen um Empfangsënn bäigefüügt ginn?

Déi passend Resistenz tëscht de Pair vun Differentiallinnen um Empfangsend gëtt normalerweis derbäigesat, a säi Wäert sollt gläich sinn mam Wäert vun der Differenzimpedanz. D’Signalqualitéit wäert besser sinn.

7. Firwat sollten d’Verdrahtung vun Differenzparen am noosten a parallel sinn?

D’Verdrahtung vun den Differenzparen soll passend no a parallel sinn. Déi richteg Héicht ass wéinst der Differenzimpedanz, wat e wichtege Parameter ass fir d’Differenzparen ze designen. Parallelismus ass och noutwendeg fir d’Konsistenz vun der Differentialimpedanz z’erhalen. Wann déi zwou Linnen entweder wäit oder no sinn, ass d’Differentialimpedanz onkonsequent, wat d’Signalintegritéit an d’TIming Verzögerung beaflosst.

8. Wéi geet et mat e puer theoreteschen Konflikter an den eigentleche Kabelen ëm?

(1). Prinzipiell ass et richteg fir Moduler/Zuelen ze trennen. Suergt sollt sech net iwwer de MOAT ze iwwerschreiden an net d’Muechtversuergung a Signal zréckstroum Stroumwee ze grouss ze loossen.

(2). Kristall Oszilléierer ass e simuléierten positive Feedback Oszilléierende Circuit, a stabile Oszilléierend Signaler mussen d’Spezifikatioune vum Schleifgewënn a Phas entspriechen, déi u Stéierungen ufälleg sinn, och mat Grondschutzspuren kënnen d’Interferenz net komplett isoléieren. An ze wäit ewech wäert de Kaméidi um Buedemfliger och de positiven Feedback Oszillatiounskrees beaflossen. Dofir, gitt sécher de Kristalloscillator an den Chip sou no wéi méiglech ze maachen.

(3). Tatsächlech ginn et vill Konflikter tëscht Héichgeschwindegkeetsleitungen an EMI Ufuerderunge. Wéi och ëmmer, de Grondprinzip ass datt wéinst der Widderstandskapazitanz oder dem Ferrite Bead bäigefüügt vum EMI, e puer elektresch Charakteristike vum Signal net verursaache kënnen d’Spezifikatioune gerecht ze ginn. Dofir ass et am Beschten d’Technik ze benotzen fir Kabelen a PCB Stacking ze arrangéieren fir EMI Probleemer ze léisen oder ze reduzéieren, sou wéi Héichgeschwindeg Signalbeliichtung. Endlech gouf Widderstandskapazitéit oder Ferrite Bead Method benotzt fir de Schued um Signal ze reduzéieren.

9. Wéi léist de Widdersproch tëscht manuellen Drot an automateschen Drot vun Héichgeschwindegkeet Signaler?

Hautdesdaags hunn déi meescht vun den automatesche Kabelen Apparater a staarker Kabelsoftware Contrainten gesat fir de Wicklungsmodus an d’Zuel vu Lächer ze kontrolléieren. EDA Firmen variéieren heiansdo wäit an der Astellung vun de Fäegkeeten a Contrainten vu Wickelmotoren. Zum Beispill, ob et genuch Contrainten sinn fir ze kontrolléieren wéi serpenTIne Linnen winden, ob et genuch Contrainten sinn fir den Ofstand vun Differenzparen ze kontrolléieren, etc. Dëst wäert beaflossen ob d’automatesch Drot aus de Kabelen der Iddi vum Designer entspriechen. Zousätzlech ass d’Schwieregkeet vun der manueller Drot Upassung och absolut mat der Fäegkeet vum Wicklungsmotor verbonnen. Zum Beispill, d’Draaddréckkapazitéit, duerch d’Lachdréckkapazitéit, a souguer den Drot op Kupferbeschichtung Dréckkapazitéit asw. Also, wielt e Kabel mat staarker Wicklungsmotorfäegkeet, et ass de Wee fir ze léisen.

10. Iwwer Test Coupon.

Den Test Coupon gëtt benotzt fir ze moossen ob d’charakteristesch Impedanz vum PRODUCED PCB Board den Design Ufuerderunge entsprécht mam Time Domain Reflectometer (TDR). Generell ass d’Impedanz fir ze kontrolléieren eenzeg Linn an Differenzpaar vun zwee Fäll. Dofir soll d’Linnebreet an d’Linneafstand (wann Differenziell) um Test Coupon d’selwecht sinn wéi d’Linn déi kontrolléiert gëtt. Déi wichtegst Saach ass d’Plaz vum Buedempunkt. Fir den Induktanzwäert vum Buedemleit ze reduzéieren, ass de Buedempunkt vun der TDR Sonde normalerweis ganz no beim Sondespëtzt. Dofir soll d’Distanz an d’Methode fir de Signalpunkt an de Grondpunkt um Testkupon ze moossen un déi gebrauchte Sonde entspriechen.

11. Am Héichgeschwindegkeets-PCB-Design kann dat eidelt Gebitt vun der Signalschicht kupferbeschichtet sinn, a wéi een de Koffer-Beschichtete um Buedem an der Energieversuergung vu multiple Signalschichten verdeelt?

Generell am blanke Beräich Kupferbeschichtung ass de gréissten Deel vum Fall Buedem. Passt just op d’Distanz tëscht Kupfer an der Signallinn op wann Kupfer nieft der Héichgeschwindegkeet Signallinn ugewannt gëtt, well de Kupfer ugewannt wäert d’charakteristesch Impedanz vun der Linn reduzéieren. Sidd och virsiichteg net d’charakteristesch Impedanz vun anere Schichten ze beaflossen, sou wéi an der Dual Stripline Konstruktioun.

12. Kann d’Signallinn iwwer dem Energieversuergung Fliger benotzt gi fir d’charakteristesch Impedanz mat dem Mikrosträiflinnmodell ze berechnen? Kann d’Signal tëscht der Energieversuergung an dem Buedemfliger mat engem Bandbandmodell berechent ginn?

Jo, souwuel de Kraaftfliger wéi och de Buedemfliger musse als Referenzfliger ugesi ginn wann Dir d’charakteristesch Impedanz berechent. Zum Beispill, Véier-Schicht Board: Uewen Schicht-Kraaft Schicht-Schicht-Ënnerschicht. An dësem Fall ass de Modell vun der wiring charakteristescher Impedanz vun der ieweschter Schicht e Mikrosträiflinnmodell mat Kraaftfliger als Referenzfliger.

13. Kann Testpunkte automatesch vu Software op héich Dicht PCB generéiert ginn den Testfuerderunge vun der Masseproduktioun am Allgemengen entspriechen?

Ob d’Testpunkte automatesch generéiert duerch allgemeng Software den Testbedierfnesser entspriechen, hänkt dovun of ob d’Spezifikatioune vun den zousätzleche Testpunkte den Ufuerderunge vun der Testmaschinn entspriechen. Zousätzlech, wann d’Verdrahtung ze dicht ass an d’Spezifikatioun fir Testpunkte bäizefügen ass strikt, kann et net fäeg sinn automatesch Testpunkte fir all Sektioun vun der Linn ze addéieren, natierlech musst Dir d’Testplaz manuell ofschléissen.

14. Wäert d’Zousatz vun Testpunkte d’Qualitéit vun Héichgeschwindegkeet Signaler beaflossen?

Ob et d’Signalqualitéit beaflosst hänkt dovun of wéi d’Testpunkte derbäigesat ginn a wéi séier d’Signal ass. Prinzipiell kënnen zousätzlech Testpunkte (net iwwer oder DIP Pin als Testpunkten) der Linn derbäigesat ginn oder aus der Linn gezunn ginn. Déi fréier ass gläichwäerteg fir e ganz klenge Kondensator op d’Linn ze addéieren, dee Leschten ass eng extra Branche. Béid vun dësen zwou Bedéngungen hunn méi oder manner Afloss op Héichgeschwindegkeetssignaler, an den Aflossgrad ass mat der Frequenzgeschwindegkeet an der Randquote vum Signal verbonnen. Den Afloss kann duerch Simulatioun kritt ginn. Am Prinzip, wat méi kleng den Testpunkt ass, wat besser (natierlech, fir den Ufuerderunge vun der Testmaschinn z’erreechen) wat méi kuerz d’Branche, wat besser.

15. Eng Zuel vu PCB System, wéi de Buedem tëscht de Placken ze verbannen?

Wann d’Signal oder Stroumversuergung tëscht all PCB Board matenee verbonnen ass, zum Beispill, E Board huet Stroumversuergung oder Signal op B Board, et muss e gläiche Stroum vum Buedemfloss zréck op A Board sinn (dëst ass Kirchoff aktuell Gesetz). De Stroum an dëser Schicht fënnt de Wee zréck op déi ënnescht Impedanz. Dofir soll d’Zuel vu Pins, déi der Formatioun zougewisen sinn, net ze niddereg bei all Interface sinn, entweder Kraaft oder Signalverbindung, fir d’Impedanz ze reduzéieren an doduerch d’Formatiounsraus ze reduzéieren. Et ass och méiglech déi ganz Stroumschleife ze analyséieren, besonnesch de gréisseren Deel vum Stroum, an d’Verbindung vum Buedem oder Buedem unzepassen fir de Stroum vum Stroum ze kontrolléieren (zum Beispill fir eng niddreg Impedanz op enger Plaz ze kreéieren sou datt déi meescht vum Stroum fléisst duerch dës Plaz), reduzéiert den Impakt op aner méi sensibel Signaler.