D’Zuel vun de Schichten vum PCB hänkt vun der Komplexitéit of Circuit Verwaltungsrot. Aus der Perspektiv vun der PCB Veraarbechtung, Multi-Layer PCB ass aus multiple “Duebelpanel PCB” duerch Stacking an Dréckprozess gemaach. Wéi och ëmmer, d’Zuel vun de Schichten, Stacking Sequenz a Board Selektioun vu Multi-Layer PCB ginn vum PCB Designer bestëmmt, wat “PCB Stacking Design” genannt gëtt.

Faktore fir am PCB Kaskad Design ze berécksiichtegen

D’Zuel vun de Schichten an d’Schichten vun engem PCB Design hänkt vun de folgende Faktoren of:

1. Hardware Käschte: D’Zuel vu PCB Schichten ass direkt mat de leschte Hardware Käschte verbonnen. Wat méi Schichten et ginn, wat méi héich d’Hardwarekäschte sinn.

2. Verkabelung vun Héichdichtkomponenten: Héichdichtkomponenten representéiert vu BGA Verpackungsapparater, d’Verkablungsschichten vun esou Komponente bestëmmen am Fong d’Verdrahtschichten vum PCB Board;

3. Signalqualitéitskontroll: fir PCB Design mat Héichgeschwindeg Signalkonzentratioun, wann de Fokus op d’Signalqualitéit ass, ass et noutwendeg fir d’Verdrahtung vun ugrenzende Schichten ze reduzéieren fir de Kräizgang tëscht Signaler ze reduzéieren. Zu dëser Zäit ass de Verhältnis vu Kabelschichten a Referenzschichten (Grondschicht oder Power Schicht) am Beschten 1: 1, wat d’Erhéijung vun de PCB Design Schichten verursaacht. Ëmgekéiert, wann d’Signalqualitéitskontroll net obligatoresch ass, kann dat ugrenzend Drotschichtschema benotzt ginn fir d’Zuel vu PCB Schichten ze reduzéieren;

4. Schematesch Signal Definitioun: Schematesch Signal Definitioun wäert bestëmmen ob PCB Drot “glat” ass. Schlecht schematesch Signal Definitioun féiert zu falschen PCB Drot an d’Erhéijung vun de Kabelschichten.

5. PCB Hiersteller d’Veraarbechtungskapazitéit Baseline: de Stackdesign Schema (Stackmethod, Stackdicke, asw.) Gitt vum PCB Designer muss ganz Rechnung droen fir d’PCB Hiersteller d’Veraarbechtungskapazitéit Baseline, sou wéi de Veraarbechtungsprozess, d’Veraarbechtungsausrüstungskapazitéit, allgemeng benotzt PCB Platte Modell, etc.

PCB Kaskad Design erfuerdert Prioritéit a Balance vun all den uewe genannten Design Aflëss.

Allgemeng Regele fir PCB Kaskad Design

1. D’Formatioun an d’Signalschicht solle enk gekoppelt sinn, dat heescht datt d’Distanz tëscht der Formatioun an der Kraaftschicht sou kleng wéi méiglech sollt sinn, an d’Dicke vum Medium soll sou kleng wéi méiglech sinn, sou datt de Kapazitanz tëscht der Kraaftschicht an der Formatioun (wann Dir hei net versteet, kënnt Dir un d’Kapazitanz vun der Plack denken, d’Gréisst vun der Kapazitanz ass invers proportional zum Ofstand).

2, zwou Signalschichten sou wäit wéi méiglech net direkt ugrenzend, sou einfach ze crosstalken ze signaliséieren, beaflossen d’Leeschtung vum Circuit.

3, fir Multi-Layer Circuit Board, sou wéi 4 Layer Board, 6 Layer Board, déi allgemeng Ufuerderunge vun der Signalschicht sou wäit wéi méiglech an eng intern elektresch Layer (Layer oder Power Layer) nieft, sou datt Dir déi grouss benotzt Gebitt vun der interner elektrescher Schicht Kupferbeschichtung fir eng Roll ze spillen beim Schutz vun der Signalschicht, fir effektiv Kräizgang tëscht der Signalschicht ze vermeiden.

4. Fir d’Héichgeschwindegkeet Signalschicht ass et allgemeng tëscht zwou internen elektresche Schichten. Den Zweck vun dësem ass eng effektiv Schutzschicht fir Héichgeschwindegkeetssignaler op der enger Säit ze bidden, an Héichgeschwindeg Signaler tëscht zwou internen elektresche Schichten op der anerer Säit ze limitéieren, fir d’Interferenz vun anere Signalschichten ze reduzéieren.

5. Betruecht d’Symmetrie vun der Kaskadestruktur.

6. Multiple Buedem intern elektresch Schichten kënnen d’Grondimpedanz effektiv reduzéieren.

Recommandéiert Kaskadestruktur

1, den Héichfrequenz Kabelduch an der ieweschter Schicht, fir d’Benotzung vun Héichfrequenz Kabelen an d’Lach an d’Induktiounsinduktanz ze vermeiden. D’Datenlinnen tëscht dem ieweschten Isolator an dem Sende- a Empfangscircuit sinn direkt verbonne mat Héichfrequenz Kabelen.

2. E Grondfliger gëtt ënner der Héichfrequenz Signallinn gesat fir d’Impedanz vun der Iwwerdroungsverbindungslinn ze kontrolléieren an och e ganz nidderegen Induktanzwee fir de Retourstroum duerch ze loossen.

3. Plaz d’Muechtversuergungsschicht ënner der Grondschicht. Déi zwou Referenzschichten bilden en zousätzlechen HF Bypass -Kondensator vun ongeféier 100pF/ INCH2.

4. Schnellgeschwindegkeets Kontrollsignaler ginn an den ënneschten Drot arrangéiert. Dës Linnen hunn eng méi grouss Rand fir d’Impedanz Diskontinuitéiten ze widderstoen, verursaacht vu Lächer, sou datt méi Flexibilitéit erlaabt.

Kënnt Dir PCB Kaskad Design verstoen

▲ Véier Schicht laminéiert Platte Design Beispill

Wann zousätzlech Energieversuergungsschichten (Vcc) oder Signalschichten erfuerderlech sinn, muss déi zousätzlech zweet Energieversuergungsschicht/Schicht symmetresch gestapelt ginn. Op dës Manéier ass d’laminéiert Struktur stabil an d’Brécke kromme net. D’Kraaftschichten mat verschiddene Spannunge solle no bei der Formatioun sinn fir d’Héichfrequenz Contournementskapazitéit ze erhéijen an doduerch de Kaméidi z’ënnerhalen.