최고의 PCB 설계 방법: 부품 패키징을 기반으로 PCB 부품을 선택할 때 고려해야 할 XNUMX가지. 이 기사의 모든 예제는 MulTIsim 설계 환경을 사용하여 개발되었지만 다른 EDA 도구에도 동일한 개념이 여전히 적용됩니다.

1. 구성품 포장 선택 고려

전체 회로도 도면 단계에서 레이아웃 단계에서 이루어져야 하는 구성 요소 패키징 및 랜드 패턴 결정을 고려해야 합니다. 구성 요소 패키징을 기반으로 구성 요소를 선택할 때 고려해야 할 몇 가지 제안 사항이 아래에 나와 있습니다.

패키지에는 구성 요소의 전기적 패드 연결 및 기계적 치수(X, Y 및 Z), 즉 구성 요소 본체의 모양과 PCB에 연결하는 핀이 포함되어 있음을 기억하십시오. 구성 요소를 선택할 때 최종 PCB의 상단 및 하단 레이어에 존재할 수 있는 장착 또는 패키징 제한 사항을 고려해야 합니다. 극성 커패시터와 같은 일부 구성 요소에는 헤드룸 제한이 높을 수 있으므로 구성 요소 선택 프로세스에서 이를 고려해야 합니다. 설계를 시작할 때 먼저 기본 회로 기판 프레임 모양을 그린 다음 사용할 대형 또는 위치에 중요한 구성요소(예: 커넥터)를 배치할 수 있습니다. 이러한 방식으로 회로 기판(배선 없음)의 가상 투시도를 직관적이고 빠르게 볼 수 있으며 회로 기판 및 부품의 상대적 위치 및 부품 높이를 비교적 정확하게 제공할 수 있습니다. 이렇게 하면 PCB를 조립한 후 구성 요소를 외부 포장(플라스틱 제품, 섀시, 섀시 등)에 적절하게 배치할 수 있습니다. 도구 메뉴에서 3D 미리보기 모드를 호출하여 전체 회로 기판을 검색합니다.

랜드 패턴은 PCB에 납땜된 장치의 실제 랜드 또는 비아 모양을 보여줍니다. PCB의 이러한 구리 패턴에는 몇 가지 기본 모양 정보도 포함되어 있습니다. 랜드 패턴의 크기는 올바른 납땜과 연결된 구성 요소의 올바른 기계적 및 열적 무결성을 보장하기 위해 정확해야 합니다. PCB 레이아웃을 설계할 때 회로 기판을 제조하는 방법 또는 수동으로 납땜하는 경우 패드를 납땜하는 방법을 고려해야 합니다. 리플 로우 솔더링(플럭스는 제어된 고온 용광로에서 녹임)은 광범위한 표면 실장 장치(SMD)를 처리할 수 있습니다. 웨이브 솔더링은 일반적으로 스루홀 장치를 고정하기 위해 회로 기판의 뒷면을 솔더링하는 데 사용되지만 PCB 뒷면에 배치된 일부 표면 실장 부품도 처리할 수 있습니다. 일반적으로 이 기술을 사용할 때 바닥면 실장 장치를 특정 방향으로 배열해야 하며, 이 솔더링 방식에 적응하기 위해 패드를 수정해야 할 수 있습니다.

구성 요소 선택은 전체 설계 프로세스 중에 변경할 수 있습니다. 설계 프로세스 초기에 PTH(도금 관통 구멍)를 사용해야 하는 장치와 SMT(표면 실장 기술)를 사용해야 하는 장치를 결정하면 PCB의 전체 계획에 도움이 됩니다. 고려해야 할 요소에는 장치 비용, 가용성, 장치 면적 밀도, 전력 소비 등이 포함됩니다. 제조 관점에서 표면 실장 장치는 일반적으로 스루홀 장치보다 저렴하고 일반적으로 가용성이 더 높습니다. 중소 규모 프로토타입 프로젝트의 경우 수동 납땜을 용이하게 할 뿐만 아니라 오류 검사 및 디버깅 중에 패드와 신호의 더 나은 연결을 용이하게 하는 더 큰 표면 실장 장치 또는 관통 구멍 장치를 선택하는 것이 가장 좋습니다.

데이터베이스에 기성 패키지가 없는 경우 일반적으로 도구에서 사용자 정의 패키지가 생성됩니다.

2. 좋은 접지 방법을 사용하십시오.

설계에 충분한 바이패스 커패시터와 접지면이 있는지 확인합니다. 집적 회로를 사용하는 경우 접지에 대한 전원 단자 근처(가급적 접지면) 근처에 적절한 디커플링 커패시터를 사용해야 합니다. 커패시터의 적절한 용량은 특정 애플리케이션, 커패시터 기술 및 작동 주파수에 따라 다릅니다. 바이패스 커패시터를 전원 핀과 접지 핀 사이에 배치하고 올바른 IC 핀에 가깝게 배치하면 회로의 전자기 호환성과 민감도를 최적화할 수 있습니다.

3. 가상 컴포넌트 패키지 할당

가상 구성 요소를 확인하기 위해 BOM(Bill of Material)을 인쇄합니다. 가상 구성 요소에는 연결된 패키징이 없으며 레이아웃 단계로 전송되지 않습니다. BOM을 생성한 다음 설계의 모든 가상 구성요소를 봅니다. 유일한 항목은 가상 구성 요소로 간주되기 때문에 전원 및 접지 신호여야 합니다. 가상 구성 요소는 회로도 환경에서만 처리되고 레이아웃 설계로 전송되지 않습니다. 시뮬레이션 목적으로 사용하지 않는 한 가상 부품에 표시되는 구성 요소는 캡슐화된 구성 요소로 교체해야 합니다.

4. 완전한 BOM 데이터가 있는지 확인하십시오.

BOM 보고서에 충분한 데이터가 있는지 확인하십시오. BOM 보고서를 작성한 후에는 모든 구성 요소 항목에서 불완전한 장치, 공급업체 또는 제조업체 정보를 주의 깊게 확인하고 완료해야 합니다.

5. 구성 요소 레이블에 따라 정렬

BOM을 쉽게 정렬하고 볼 수 있도록 구성 요소 번호가 연속적으로 번호가 매겨져 있는지 확인하십시오.

6. 중복 게이트 회로 확인

일반적으로 말해서 중복 게이트의 모든 입력에는 입력 단자가 매달리지 않도록 신호 연결이 있어야 합니다. 중복되거나 누락된 게이트 회로를 모두 확인하고 배선되지 않은 모든 입력 단자가 완전히 연결되었는지 확인하십시오. 경우에 따라 입력 단자가 일시 중단되면 전체 시스템이 올바르게 작동하지 않을 수 있습니다. 설계에 자주 사용되는 이중 연산 증폭기를 예로 들어 보겠습니다. 이중 연산 증폭기 IC 구성 요소에 연산 증폭기 중 하나만 사용되는 경우 다른 연산 증폭기를 사용하거나 사용하지 않는 연산 증폭기의 입력을 접지하고 적절한 단위 이득(또는 기타 이득)을 배치하는 것이 좋습니다. 전체 구성 요소가 정상적으로 작동할 수 있도록 피드백 네트워크.

경우에 따라 부동 핀이 있는 IC가 사양 범위 내에서 정상적으로 작동하지 않을 수 있습니다. 일반적으로 IC 장치 또는 동일한 장치의 다른 게이트가 포화 상태에서 작동하지 않는 경우(입력 또는 출력이 구성 요소의 전원 레일에 가깝거나 그 안에 있는 경우) 이 IC는 작동할 때 인덱스 요구 사항을 충족할 수 있습니다. 시뮬레이션 모델은 일반적으로 IC의 여러 부분을 함께 연결하여 부동 연결 효과를 모델링하지 않기 때문에 시뮬레이션은 일반적으로 이러한 상황을 포착할 수 없습니다.