PCB Stacking ass e wichtege Faktor fir d’EMC Performance vu Produkter ze bestëmmen. Gutt Schichtung ka ganz effektiv sinn fir d’Stralung vun der PCB Loop ze reduzéieren (Differenziell Modus Emissioun), souwéi vu Kabelen, déi mam Board verbonne sinn (gemeinsam Modus Emissioun).

Op der anerer Säit kann eng schlecht Kaskad d’Stralung vu béide Mechanismen staark erhéijen. Véier Faktore si wichteg fir de Plackestacking ze berécksiichtegen:

1. Zuel vu Schichten;

2. D’Zuel an d’Typ vu Schichten déi benotzt ginn (Kraaft an/oder Buedem);

3. D’Uerdnung oder Sequenz vu Schichten;

4. Den Intervall tëscht de Schichten.

Normalerweis gëtt nëmmen d’Zuel vun de Schichten ugesinn. A ville Fäll sinn déi aner dräi Faktore gläich wichteg, an de véierten ass heiansdo souguer dem PCB Designer net bekannt. Wann Dir d’Zuel vun de Schichten bestëmmt, berécksiichtegt déi folgend:

1. Signal Quantitéit a Käschte fir Drot;

2. Frequenz;

3. Muss de Produkt de Startfuerderunge vun der Klass A oder der Klass B entspriechen?

4. PCB ass a geschützt oder ongeschützt Wunneng;

5. EMC Engineering Expertise vum Designteam.

Normalerweis gëtt nëmmen den éischte Begrëff ugesinn. Tatsächlech waren all Elementer vital a solle gläich ugesi ginn. Dëse leschte Punkt ass besonnesch wichteg a sollt net iwwersinn ginn wann en optimalen Design an der mannster Zäit a Käschten erreecht gëtt.

Eng Multilayer Platte mat engem Buedem an/oder Power Fliger bitt eng bedeitend Reduktioun vun der Stralungsemissioun am Verglach mat enger Zwee-Schicht Platte. Eng allgemeng Daumereegel ass datt eng Véier-Schicht Platte 15dB manner Stralung produzéiert wéi eng Zwee-Schicht Plack, all aner Faktore si gläich. E Board mat enger flaacher Uewerfläch ass vill besser wéi e Board ouni eng flaach Uewerfläch aus de folgende Grënn:

1. Si erlaben Signaler als Mikrosträiflinnen (oder Bännerlinnen) ze routen. Dës Strukture gi kontrolléiert Impedanziwwerdroungslinnen mat vill manner Stralung wéi déi zoufälleg Drot, déi op Zwee-Schicht Brieder benotzt ginn;

2. De Buedemfliger reduzéiert däitlech d’Buedimpedanz (an dofir de Buedemrausch).

Och wann zwou Placken erfollegräich an ongeschützte Këschte vun 20-25mhz benotzt goufen, sinn dës Fäll d’Ausnam anstatt d’Regel. Iwwer ongeféier 10-15mhz sollten Multilayer Panelen normalerweis berécksiichtegt ginn.

Et gi fënnef Ziler déi Dir sollt probéieren z’erreechen wann Dir e Multilayer Board benotzt. Si sinn:

1. D’Signalschicht sollt ëmmer nieft dem Fliger sinn;

2. D’Signalschicht sollt enk gekoppelt sinn (no bei) mat senger ugrenzender Fliger;

3, d’Kraaftfliger an d’Buedemfliger solle enk kombinéiert sinn;

4, Héichgeschwindegkeetssignal sollt an der Linn tëscht zwee Fligeren begruewe ginn, de Fliger kann eng Schutzroll spillen, a kann d’Stralung vun der Héichgeschwindegkeet gedréckter Linn ënnerdrécken;

5. Multiple Grondfligeren hu vill Virdeeler well se d’Grondlinn (Referenzfliger) Impedanz vum Board reduzéieren a gemeinsam Modus Stralung reduzéieren.

Am Allgemengen sti mir mat enger Wiel tëscht Signal/Fliger Proximitéit Kupplung (Zil 2) a Kraaft/Buedem Fliger Proximitéit Kupplung (Zil 3). Mat konventionelle PCB Konstruktiounstechniken ass déi flaach Plackekapazitanz tëscht der ugrenzender Energieversuergung an dem Buedemplang net genuch fir genuch Entkupplung ënner 500 MHz ze liwweren.

Dofir muss d’Dekopplung mat anere Mëttele adresséiert ginn, a mir solle generell eng enk Kupplung tëscht dem Signal an dem aktuellen Retourfliger wielen. D’Virdeeler vun enger enker Kupplung tëscht der Signalschicht an dem aktuellen Retourfliger wäerte méi grouss sinn wéi d’Nodeeler verursaacht duerch e liichte Verloscht vu Kapazitanz tëscht de Fligeren.

Aacht Schichten ass déi minimal Unzuel u Schichten, déi kënne benotzt gi fir all fënnef vun dësen Ziler z’erreechen. E puer vun dësen Ziler musse kompromittéiert ginn op véier-a sechs Schichten. Ënnert dëse Bedéngungen musst Dir feststellen wéi eng Ziler am wichtegsten fir den Design bei Hand sinn.

Den uewe genannte Paragraphe sollt net interpretéiert ginn datt Dir kee gudden EMC Design op engem véier-oder sechs Stäck Bord maache kënnt, wéi Dir kënnt. Et weist just datt net all Ziler gläichzäiteg erreecht kënne ginn an datt eng Aart Kompromëss erfuerderlech ass.

Well all gewënscht EMC Ziler mat aacht Schichten erreecht kënne ginn, gëtt et kee Grond méi wéi aacht Schichten ze benotzen ausser fir zousätzlech Signal Routing Schichten z’empfänken.

Aus mechanescher Siicht ass en anert idealt Zil, de Querschnitt vum PCB Board symmetresch (oder ausgeglach) ze maachen fir ze vermeiden.

Zum Beispill, op engem aacht-Schicht Board, wann déi zweet Schicht e Fliger ass, da soll déi siwente Schicht och e Fliger sinn.

Dofir benotzen all d’Konfiguratiounen, déi hei presentéiert ginn, symmetresch oder equilibréiert Strukturen. Wann asymmetresch oder onbalancéiert Strukturen erlaabt sinn, ass et méiglech aner kaskadéierend Konfiguratiounen ze bauen.

Véier Schicht Board

Déi meescht üblech Véier-Schicht Platte Struktur gëtt a Figur 1 gewisen (d’Kraaftfliger an d’Buedemfliger sinn austauschbar). Et besteet aus véier gläichméisseg verdeelt Schichten mat engem internen Energiefliger an engem Buedemfliger. Dës zwou extern Drotschichten hunn normalerweis orthogonal Drotrichtungen.

Och wann dës Konstruktioun vill besser ass wéi Duebelpanelen, huet se e puer manner wënschenswäert Features.

Fir d’Lëscht vun Ziler am Part 1, dëse Stack zefridden nëmmen Zil (1). Wann d’Schichten gläich ausernee sinn, gëtt et e grousse Spalt tëscht der Signalschicht an dem aktuellen Retourfliger. Et gëtt och e grousse Spalt tëscht dem Power Fliger an dem Buedem Fliger.

Fir e Véierplack Board kënne mir béid Mängel net gläichzäiteg korrigéieren, sou datt mir musse entscheeden wat fir eis dat wichtegst ass.

Wéi virdru scho gesot, d’Interlayer Kapazitanz tëscht der ugrenzender Energieversuergung an dem Buedemfliger ass net genuch fir adäquat Entkopplung mat konventionelle PCB Fabrikatiounstechniken ze bidden.

Entkupplung muss mat anere Mëttele gehandhabt ginn, a mir solle eng enk Kupplung tëscht dem Signal an dem aktuellen Retourfliger wielen. D’Virdeeler vun enger enker Kupplung tëscht der Signalschicht an dem aktuellen Retourfliger wäerte méi grouss sinn wéi d’Nodeeler vun engem liichte Verloscht vun der Interlayer Kapazitéit.

Dofir ass den einfachste Wee fir d’EMC Performance vun der Véier Schicht Platte ze verbesseren d’Signalschicht sou no beim Fliger wéi méiglech ze bréngen. 10mil), a benotzt e grousse dielektresche Kär tëscht der Energiequell an dem Buedemfliger (> 40mil), wéi an der Figur 2.

Dëst huet dräi Virdeeler a wéineg Nodeeler. D’Signalschleifberäich ass méi kleng, sou datt manner Differentialmodus Stralung generéiert gëtt. Fir de Fall vun engem 5mil Intervall tëscht der Drotschicht an der Flaachschicht kann eng Schleifstrahlungsreduktioun vun 10dB oder méi erreecht ginn relativ zu enger gläich verdeelt gestapelter Struktur.

Zweetens reduzéiert déi enge Kupplung vu Signalleitungen op de Buedem déi planar Impedanz (Induktanz), sou reduzéiert d’gemeinsame Modus Stralung vum Kabel verbonne mam Board.

Drëttens, déi enk Kupplung vun de Kabelen un de Fliger reduzéiert Kräizgang tëscht de Kabelen. Fir fixe Kabelabstand ass Crosstalk proportional zum Quadrat vun der Kabelhöhe. Dëst ass eng vun den einfachsten, bëllegsten, a meescht iwwersiichtene Weeër fir Stralung vun enger Véier-Schicht PCB ze reduzéieren.

Duerch dës Kaskadestruktur zefridden mir béid Objektiver (1) an (2).

Wéi eng aner Méiglechkeete ginn et fir déi véier-Schicht laminéiert Struktur? Gutt, mir kënnen e bësse vun enger onkonventioneller Struktur benotzen, nämlech d’Signalschicht an d’Fliger Schicht an der Figur 2 ze wiesselen fir d’Kaskade an der Figur 3A ze produzéieren.

Den Haaptvirdeel vun dëser Laminéierung ass datt de baussenzege Fliger Schutz bitt fir Signal Routing op der bannenzeg Schicht. Den Nodeel ass datt de Buedemfliger staark geschnidde ka ginn vun den Héichdicht Komponentpads op der PCB. Dëst kann zu engem gewësse Mooss erliichtert ginn andeems de Fliger ëmgedréit gëtt, de Kraaftfliger op der Säit vum Element plazéiert an de Buedemfliger op der anerer Säit vum Board plazéiert.

Zweetens, e puer Leit hu gär net en ausgesatem Kraaftfliger ze hunn, an drëtt, begruewe Signalschichten maachen et schwéier de Board nei z’änneren. D’Kaskade erfëllt den Objektiv (1), (2), an deels den Objektiv (4).

Zwee vun dësen dräi Probleemer kënne mat enger Kaskade reduzéiert ginn, wéi an der Figur 3B gewise gëtt, wou déi zwee baussenzeg Fligeren Grondfligeren sinn an d’Stroumversuergung um Signalfliger als Drot geleet gëtt.D’Energieversuergung soll raster ginn mat breet Spuren an der Signalschicht.

Zwee zousätzlech Virdeeler vun dëser Kaskade sinn:

(1) Déi zwee Grondfligeren liwweren vill méi niddereg Buedemimpedanz, sou reduzéiert de gemeinsame Modus Kabelstrahlung;

(2) Déi zwee Grondfligeren kënnen an der Peripherie vun der Plack zesumme genaue ginn fir all Signalspuren an engem Faraday Käfig ze versiegelen.

Aus EMC Siicht kann dës Schichtung, wa gutt gemaach, déi bescht Schichtung vun enger Véier-Schicht PCB sinn. Elo hu mir Ziler (1), (2), (4) a (5) mat nëmmen engem Véier-Schicht Board erreecht.

Figur 4 weist eng véiert Méiglechkeet, net déi üblech, awer eng déi gutt ka leeschten. Dëst ass ähnlech wéi d’Figur 2, awer d’Buedemfliger gëtt amplaz vum Kraaftfliger benotzt, an d’Stroumversuergung wierkt als Spuer op der Signalschicht fir Drot.

Dës Kaskade iwwerwënnt de genannten Ëmbauprobleem a liwwert och niddereg Buedemimpedanz wéinst den zwee Buedemfligeren. Wéi och ëmmer, dës Fligeren bidden keng Schutz. Dës Konfiguratioun entsprécht Ziler (1), (2), a (5), awer zefridden net Ziler (3) oder (4).

Also, wéi Dir kënnt gesinn et gi méi Optioune fir Véier-Schicht Schichten wéi Dir am Ufank denkt, an et ass méiglech véier vun eise fënnef Ziler mat véier-Layer PCBS z’erreechen. Aus EMC Siicht funktionnéieren d’Schichten vun de Figuren 2, 3b, a 4 all gutt.

6 Layer Board

Déi meescht sechs-Schicht Boards bestinn aus véier Signalkabelschichten an zwou Fligerschichten, a sechs-Schicht Boards si meeschtens superieure wéi Véier-Schicht Brieder aus enger EMC Perspektiv.

Figur 5 weist eng kaskadéierend Struktur déi net op engem sechs-Schicht Board benotzt ka ginn.

Dës Fligeren bidden keng Schirmung fir d’Signalschicht, an zwee vun de Signalschichten (1 a 6) sinn net no bei engem Fliger. Dës Arrangement funktionnéiert nëmme wann all d’Héichfrequenzsignaler op Schichten 2 a 5 geleet ginn, an nëmme ganz niddereg Frequenz Signaler, oder besser nach, guer keng Signaldrähte (just Solderpads) op Schichten 1 a 6 geleet ginn.

Wann se benotzt ginn, sollten all onbenotzt Gebidder op de Stäck 1 a 6 geplatzt a viAS op den Haapt Stack op sou vill Plazen wéi méiglech befestegt ginn.

Dës Konfiguratioun entsprécht nëmmen een vun eisen originellen Ziler (Zil 3).

Mat sechs verfügbare Schichten ass de Prinzip fir zwou begruewe Schichten fir Héichgeschwindegkeetssignaler ze liwweren (wéi an der Figur 3 gewisen) einfach ëmgesat, wéi an der Figur 6. Dës Konfiguratioun liwwert och zwou Uewerflächeschichten fir niddereggeschwindeg Signaler.

Dëst ass méiglecherweis déi meescht üblech sechs-Schicht Struktur a ka ganz effektiv sinn fir d’elektromagnetesch Emissioun ze kontrolléieren wa se gutt gemaach gëtt. Dës Konfiguratioun entsprécht dem Zil 1,2,4, awer net dem Zil 3,5. Säin Haapt Nodeel ass d’Trennung vu Kraaftfliger a Buedemfliger.

Wéinst dëser Trennung gëtt et net vill Interplane Kapazitanz tëscht dem Power Fliger an dem Buedem Fliger, sou datt virsiichteg Entkopplungsdesign muss gemaach ginn fir mat dëser Situatioun ëmzegoen. Fir méi Informatioun iwwer Entkopplung, kuckt eis Decoupling Technik Tipps.

Eng bal identesch, gutt behuelen sechs-Schicht laminéiert Struktur gëtt a Figur 7 gewisen.

H1 stellt déi horizontal Routing Schicht vum Signal 1 duer, V1 representéiert déi vertikal Routing Schicht vum Signal 1, H2 a V2 stellen déi selwecht Bedeitung fir Signal 2 duer, an de Virdeel vun dëser Struktur ass datt orthogonal Routing Signaler ëmmer op datselwecht Fliger bezéien.

Fir ze verstoen firwat dëst wichteg ass, kuckt d’Sektioun iwwer Signal-ze-Referenz Fligeren am Deel 6. Den Nodeel ass datt Layer 1 a Layer 6 Signaler net geschützt sinn.

Dofir soll d’Signalschicht ganz no bei hirem ugrenzende Fliger sinn an eng méi déck mëttel Kärschicht soll benotzt gi fir déi erfuerderlech Plackdicke auszemaachen. Den typesche 0.060 Zoll décke Plackabstand ass méiglecherweis 0.005 “/ 0.005″/ 0.040 “/ 0.005″/ 0.005 “/ 0.005”. Dës Struktur erfëllt d’Ziler 1 an 2, awer net d’Ziler 3, 4 oder 5.

Eng aner sechs-Schicht Platte mat exzellenter Leeschtung gëtt an der Figur 8 gewisen. Et liwwert zwee signal begruewe Schichten an ugrenzend Kraaft- a Buedemfligeren fir all fënnef Ziler z’erreechen. Wéi och ëmmer, de gréissten Nodeel ass datt et nëmmen zwou Kabelschichten huet, sou datt et net ganz dacks benotzt gëtt.

Sechs -Schicht Platte ass méi einfach eng gutt elektromagnetesch Kompatibilitéit ze kréien wéi Véier -Schicht Platte. Mir hunn och de Virdeel vu véier Signal Routing Schichten anstatt op zwee limitéiert ze sinn.

Wéi de Fall mat der Véier-Schicht Circuit Board, huet de sechs-Layer PCB véier vun eise fënnef Ziler erfëllt. All fënnef Ziler kënne erfëllt ginn wa mir eis op zwou Signal Routing Schichten limitéieren. D’Strukturen an der Figur 6, der Figur 7, an der Figur 8 funktionnéieren all gutt aus enger EMC Perspektiv.