Deurgat (VIA) is ‘n belangrike deel van meerlaagse PCB, en die koste van die boor van gate is gewoonlik 30% tot 40% van die koste vir die maak van PCB -plate. Eenvoudig gestel, elke gat op ‘n PCB kan ‘n deurgat genoem word. Wat die funksie betref, kan die gat in twee kategorieë verdeel word: een word gebruik vir die elektriese verbinding tussen lae; Die ander een word gebruik vir die bevestiging of posisionering van toestelle.

Wat die proses betref, word hierdie deurgate gewoonlik in drie kategorieë verdeel, naamlik blind via, begrawe via en via. Blinde gate is op die boonste en onderste oppervlaktes van die PRINTED printplaat geleë en het ‘n sekere diepte om die oppervlakbaan aan die binnekring hieronder te koppel. Die diepte van die gate oorskry gewoonlik nie ‘n sekere verhouding nie (diafragma). Begrawe gate is verbindingsgate in die binneste laag van die printplaat wat nie tot op die oppervlak van die printplaat strek nie. Die twee soorte gate is geleë in die binneste laag van die printplaat, wat voltooi word deur die deurvormingsproses voor die laminaat, en verskeie binne-lae kan tydens die vorming van die deurgat oorvleuel. Die derde tipe, genaamd deurgate, loop deur die hele printplaat en kan gebruik word vir interne verbindings of as monteer- en opsporingsgate vir komponente. Omdat die deurgat makliker in die proses geïmplementeer kan word, is die koste laer, dus word die meeste gedrukte stroombane gebruik, eerder as die ander twee soorte deurgate. Die volgende deurlopende gate, sonder spesiale verduideliking, word as deurlopende gate beskou.

Hoeveel weet u van die PCB -ontwerpgat?

Vanuit ‘n ontwerpoogpunt bestaan ​​’n deurgat hoofsaaklik uit twee dele, die een is die boorgat in die middel en die ander is die oppervlak rondom die boorgat, soos in die onderstaande figuur getoon. Die grootte van hierdie twee dele bepaal die grootte van die deurgat. Uiteraard wil die ontwerper in die ontwerp van hoëspoed- en hoëdigtheidskortborde altyd die gat so klein as moontlik hê; hierdie monster kan meer bedradingruimte laat, en hoe kleiner die gat, sy eie parasitiese kapasitansie is kleiner, meer geskik vir hoëspoedkringe. Maar die gatgrootte verminder terselfdertyd die koste -toename, en die grootte van die gat kan nie sonder beperking verminder word nie; dit word beperk deur boor (boor) en plating (plating) en ander tegnologie: hoe kleiner die gat, hoe hoe langer dit neem om te boor, hoe makliker is dit om van die middel af te wyk; As die diepte van die gat meer as 6 keer die deursnee van die gat is, is dit onmoontlik om die eenvormige koperplaat van die gatwand te waarborg. Die huidige normale dikte (deur gatdiepte) van ‘n 6-laag PCB-bord is byvoorbeeld ongeveer 50Mil, dus die minimum boordeursnee wat PCB-vervaardigers kan lewer, kan slegs 8Mil bereik. Die parasitiese kapasitansie van die gat self bestaan ​​op die grond, as die deursnee van die isolasiegat D2 is, die deursnee van die gatblok D1 is, is die dikte van die printplaat T en is die diëlektriese konstante van die substraat ε, die parasitiese kapasitansie van die gat is ongeveer: C = 1.41εTD1/ (D2-D1)

Die belangrikste effek van parasitiese kapasitansie op die stroombaan is om die seinstygtyd te verleng en die kringspoed te verminder. Byvoorbeeld, vir ‘n PCB -bord met ‘n dikte van 50Mil, as die binnediameter van die gat 10Mil is, die deursnee van die pad 20Mil is, en die afstand tussen die pad en die kopervloer 32Mil is, kan ons die parasitiese kapasitansie benader van die gat deur die formule hierbo te gebruik: C = 1.41 × 4.4 × 0.050 × 0.020/ (0.032-0.020) = 0.517pF, die stygingstydvariasie wat deur hierdie deel van kapasitansie veroorsaak word, is: T10-90 = 2.2C (Z0/ 2) = 2.2 × 0.517x (55/ 2) = 31.28 pk. Uit hierdie waardes is dit duidelik dat alhoewel die effek van parasitiese kapasitansie van ‘n enkele gat op die stygvertraging nie voor die hand liggend is nie, ontwerpers versigtig moet wees as verskeie gate gebruik word vir laag-tot-laag-omskakeling.

By die ontwerp van hoëspoed digitale stroombane is die parasitiese induktansie van die parasitiese induktansie deur die gat dikwels groter as die impak van parasitiese kapasitansie. Die induktansie van die parasitiese reeks sal die bydrae van omseilkapasiteit verswak en die filtereffektiwiteit van die hele kragstelsel verminder. Ons kan eenvoudig die parasitiese induktansie van ‘n benadering deur die gat bereken deur die volgende formule te gebruik: L = 5.08h [ln (4h/d) +1] waar L verwys na die induktansie deur die gat, h is die lengte van die deur- gat, en D is die deursnee van die sentrale gat. Uit die vergelyking kan gesien word dat die diameter van die gat min invloed op die induktansie het, terwyl die lengte van die gat die grootste invloed op die induktansie het. Deur die bogenoemde voorbeeld te gebruik, kan die induktansie uit die gat bereken word as L = 5.08 × 0.050 [ln (4 × 0.050/0.010) +1] = 1.015nh. As die stygtyd van die sein 1ns is, dan is die ekwivalente impedansiegrootte: XL = πL/T10-90 = 3.19 ω. Hierdie impedansie kan nie geïgnoreer word in die teenwoordigheid van ‘n hoë frekwensie stroom nie. In die besonder moet die bypass -kondensator deur twee gate gaan om die toevoerlaag met die formasie te verbind, wat die parasitiese induktansie van die gat verdubbel.

Deur die bogenoemde ontleding van die parasitiese eienskappe van die gat, kan ons sien dat die skynbaar eenvoudige gat in die hoëspoed-PCB-ontwerp dikwels ‘n negatiewe uitwerking op die kringontwerp het. Om die nadelige gevolge van die parasitiese effek van die gat te verminder, kan ons soveel as moontlik in die ontwerp doen: 1. Kies ‘n redelike grootte van die gat uit die twee aspekte van koste en seinkwaliteit. Byvoorbeeld, vir 6-10 lae MEMORY-module-PCB-ontwerp, is dit beter om 10/20mil (boor/pad) deur die gat te kies; vir ‘n klein bord met ‘n hoë digtheid kan u ook probeer om 8/18mil deur te gebruik die gat. Met die huidige tegnologie sou dit moeilik wees om kleiner gate te gebruik. Vir kragtoevoer of gronddraad kan oorweeg word om ‘n groter grootte te gebruik om die impedansie te verminder.

2. Die twee formules wat hierbo bespreek is, toon aan dat die gebruik van dunner PCB -borde help om die twee parasitiese parameters deur gate te verminder.

3. die seinbedrading op die printplaat moet die laag nie so ver moontlik verander nie, dit wil sê, probeer om nie onnodige gate te gebruik nie.

4. Die penne van die kragtoevoer en die grond moet naby geboor word. Hoe korter die lood tussen die penne en die gate is, hoe beter, want dit sal lei tot ‘n toename in induktansie. Terselfdertyd moet die krag- en grondkabels so dik as moontlik wees om die impedansie te verminder.

5. Plaas ‘n paar grondgate naby die gate van die seinlaagverandering om die naaste lus vir die sein te verskaf. U kan selfs baie ekstra grondgate op die printplaat plaas. U moet natuurlik buigsaam wees in u ontwerp. Die bogenoemde gatmodel is ‘n situasie waarin daar pads in elke laag is. Soms kan ons pads in sommige lae verminder of selfs verwyder. Veral in die geval dat die gat digtheid baie groot is, kan dit lei tot die vorming van ‘n afgesnyde kring in die koperlaag, om so ‘n probleem op te los, behalwe om die plek van die gat te beweeg, kan ons ook die gat oorweeg in die koperlaag om die grootte van die kussing te verminder.