Thông qua lỗ (VIA) là một phần quan trọng của PCB nhiều lớp, và chi phí khoan lỗ thường chiếm từ 30% đến 40% chi phí chế tạo bảng mạch PCB. Nói một cách đơn giản, mọi lỗ trên PCB có thể được gọi là lỗ thông. Về chức năng, lỗ khoét có thể được chia thành hai loại: một loại dùng để nối điện giữa các lớp; Loại còn lại được sử dụng để cố định hoặc định vị thiết bị.

Về quy trình, các lỗ xuyên này thường được chia thành ba loại, cụ thể là mù qua, chôn qua và xuyên qua. Các lỗ mù nằm trên bề mặt trên và dưới của bảng mạch INOX và có độ sâu nhất định để kết nối mạch bề mặt với mạch bên dưới. Chiều sâu của các lỗ thường không vượt quá một tỷ lệ nhất định (khẩu độ). Lỗ chôn là các lỗ kết nối ở lớp trong của bảng mạch in không mở rộng ra bề mặt của bảng mạch in. Hai loại lỗ nằm ở lớp bên trong của bảng mạch, được hoàn thành bằng quá trình đúc lỗ trước khi cán và một số lớp bên trong có thể được chồng lên nhau trong quá trình hình thành lỗ xuyên. Loại thứ ba, được gọi là lỗ xuyên, chạy qua toàn bộ bảng mạch và có thể được sử dụng cho các kết nối nội bộ hoặc làm lỗ gắn và định vị cho các linh kiện. Bởi vì lỗ xuyên dễ thực hiện hơn trong quá trình này, chi phí thấp hơn, vì vậy hầu hết các bảng mạch in được sử dụng nó, thay vì hai loại lỗ xuyên kia. Các lỗ thông sau đây, không có giải thích đặc biệt, sẽ được coi là xuyên lỗ.

Bạn biết bao nhiêu về lỗ thiết kế PCB

Theo quan điểm thiết kế, lỗ xuyên chủ yếu bao gồm hai phần, một là lỗ khoan ở giữa và hai là vùng đệm xung quanh lỗ khoan, như trong hình dưới đây. Kích thước của hai bộ phận này quyết định kích thước của lỗ xuyên qua. Rõ ràng, trong thiết kế PCB mật độ cao, tốc độ cao, người thiết kế luôn muốn lỗ càng nhỏ càng tốt, mẫu này có thể để lại nhiều không gian đi dây hơn, ngoài ra, lỗ càng nhỏ thì điện dung ký sinh của chính nó càng nhỏ, nhiều thích hợp cho mạch tốc độ cao. Nhưng kích thước lỗ giảm đồng thời kéo theo chi phí tăng lên, và kích thước của lỗ không thể giảm mà không bị giới hạn, nó bị giới hạn bởi khoan (khoan) và mạ (mạ) và công nghệ khác: lỗ càng nhỏ, khoan càng lâu thì càng dễ lệch tâm; Khi độ sâu của lỗ lớn hơn 6 lần đường kính của lỗ thì không thể đảm bảo lớp mạ đồng đều của thành lỗ. Ví dụ, độ dày thông thường hiện tại (độ sâu lỗ) của bảng mạch PCB 6 lớp là khoảng 50 triệu triệu, do đó, đường kính khoan tối thiểu mà các nhà sản xuất PCB có thể cung cấp chỉ có thể đạt 8 triệu. Điện dung ký sinh của lỗ tự tồn tại trên mặt đất, nếu đường kính của lỗ cách ly là D2, đường kính của miếng đệm lỗ là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là ε, điện dung ký sinh của lỗ xấp xỉ: C = 1.41εTD1 / (D2-D1)

Tác dụng chính của điện dung ký sinh trên mạch là kéo dài thời gian tăng tín hiệu và giảm tốc độ mạch. Ví dụ, đối với bảng mạch PCB có độ dày 50Mil, nếu đường kính trong của lỗ là 10Mil, đường kính của miếng đệm là 20Mil và khoảng cách giữa miếng đệm và sàn đồng là 32Mil, chúng ta có thể tính gần đúng điện dung ký sinh. của lỗ bằng cách sử dụng công thức trên: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, biến thiên thời gian tăng do phần điện dung này gây ra là: T10-90 = 2.2C (Z0 / 2) = 2.2 × 0.517x (55 / 2) = 31.28 giây. Từ những giá trị này, rõ ràng là mặc dù ảnh hưởng của điện dung ký sinh từ một lỗ đơn lẻ lên độ trễ tăng là không rõ ràng, nhưng các nhà thiết kế nên cẩn thận nếu sử dụng nhiều lỗ để chuyển đổi lớp này sang lớp khác.

Trong thiết kế mạch kỹ thuật số tốc độ cao, suất điện động tự cảm ký sinh qua lỗ thường lớn hơn tác động của điện dung ký sinh. Điện cảm chuỗi ký sinh của nó sẽ làm suy yếu sự đóng góp của điện dung bỏ qua và làm giảm hiệu quả lọc của toàn bộ hệ thống điện. Chúng ta có thể đơn giản tính toán độ tự cảm ký sinh của một xấp xỉ lỗ xuyên qua công thức sau: L = 5.08h [ln (4h / d) +1] trong đó L là điện cảm xuyên qua lỗ, h là chiều dài của lỗ xuyên qua- lỗ, và D là đường kính của lỗ trung tâm. Từ phương trình có thể thấy rằng đường kính của lỗ có ảnh hưởng nhỏ đến độ tự cảm, trong khi chiều dài của lỗ có ảnh hưởng lớn nhất đến độ tự cảm. Vẫn sử dụng ví dụ trên, điện cảm ra khỏi lỗ có thể được tính là L = 5.08 × 0.050 [ln (4 × 0.050 / 0.010) +1] = 1.015nh. Nếu thời gian tăng của tín hiệu là 1ns, thì kích thước trở kháng tương đương là: XL = πL / T10-90 = 3.19 ω. Không thể bỏ qua trở kháng này khi có dòng điện tần số cao. Đặc biệt, tụ điện bỏ qua phải đi qua hai lỗ để kết nối lớp cung cấp với sự hình thành, do đó tăng gấp đôi độ tự cảm ký sinh của lỗ.

Qua những phân tích trên về đặc điểm ký sinh của lỗ, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, lỗ tưởng như đơn giản lại thường mang lại những ảnh hưởng tiêu cực lớn đến thiết kế mạch. Để giảm ảnh hưởng xấu của tác động ký sinh của lỗ, chúng ta có thể làm hết sức có thể trong thiết kế: 1. Từ hai khía cạnh giá thành và chất lượng tín hiệu, hãy chọn kích thước lỗ hợp lý. Ví dụ: đối với thiết kế PCB mô-đun MEMORY từ 6-10 lớp, tốt hơn nên chọn 10/20 triệu (khoan / đệm) xuyên qua lỗ, đối với một số bảng kích thước nhỏ mật độ cao, bạn cũng có thể thử sử dụng 8/18 triệu qua lỗ. Với công nghệ hiện tại, sẽ rất khó để sử dụng các lỗ nhỏ hơn. Đối với nguồn điện hoặc dây nối đất qua các lỗ có thể được xem xét sử dụng kích thước lớn hơn để giảm trở kháng.

2. Hai công thức được thảo luận ở trên cho thấy rằng việc sử dụng bảng PCB mỏng hơn giúp giảm hai thông số ký sinh qua các lỗ.

3. dây tín hiệu trên bảng mạch PCB không nên thay đổi lớp càng xa càng tốt, có nghĩa là, cố gắng không sử dụng các lỗ không cần thiết.

4. Các chân của nguồn điện và mặt đất nên được khoan gần đó. Dây dẫn giữa các chân và lỗ càng ngắn càng tốt, vì chúng sẽ dẫn đến tăng độ tự cảm. Đồng thời, dây nguồn và dây nối đất nên càng dày càng tốt để giảm trở kháng.

5. Đặt một số lỗ tiếp đất gần các lỗ của sự thay đổi lớp tín hiệu để cung cấp vòng lặp gần nhất cho tín hiệu. Bạn thậm chí có thể đặt thêm rất nhiều lỗ tiếp đất trên PCB. Tất nhiên, bạn cần phải linh hoạt trong thiết kế của mình. Mô hình xuyên lỗ được thảo luận ở trên là một tình huống có các miếng đệm trong mỗi lớp. Đôi khi, chúng ta có thể giảm hoặc thậm chí loại bỏ các miếng đệm trong một số lớp. Đặc biệt trong trường hợp mật độ lỗ rất lớn có thể dẫn đến hình thành rãnh cắt đứt mạch trong lớp đồng, để giải quyết vấn đề đó ngoài việc di chuyển vị trí lỗ ta còn có thể tính đến lỗ trong lớp đồng để giảm kích thước của miếng đệm.