Durchgangsloch (VIA) ist ein wichtiger Bestandteil von mehrschichtige Leiterplatte, und die Kosten für das Bohren von Löchern machen normalerweise 30 bis 40 % der Kosten für die Herstellung von Leiterplatten aus. Einfach ausgedrückt kann jedes Loch auf einer Leiterplatte als Passloch bezeichnet werden. Funktionell lässt sich das Loch in zwei Kategorien einteilen: Eine dient der elektrischen Verbindung zwischen Schichten; Der andere wird zur Gerätefixierung oder -positionierung verwendet.

Prozesstechnisch werden diese Durchgangslöcher im Allgemeinen in drei Kategorien eingeteilt, nämlich Blind Via, Buried Via und Through Via. Auf der Ober- und Unterseite der gedruckten Leiterplatte befinden sich Sacklöcher, die eine bestimmte Tiefe haben, um die Oberflächenschaltung mit der darunter liegenden inneren Schaltung zu verbinden. Die Tiefe der Löcher überschreitet in der Regel ein bestimmtes Verhältnis (Apertur) nicht. Vergrabene Löcher sind Verbindungslöcher in der Innenschicht der Leiterplatte, die nicht bis zur Oberfläche der Leiterplatte reichen. Die beiden Arten von Löchern befinden sich in der Innenschicht der Leiterplatte, die vor dem Laminieren durch den Durchgangslochformprozess fertiggestellt wird, und mehrere Innenschichten können während der Bildung des Durchgangslochs überlappt werden. Der dritte Typ, Durchgangslöcher genannt, verläuft durch die gesamte Leiterplatte und kann für interne Verbindungen oder als Montage- und Positionierungslöcher für Komponenten verwendet werden. Da das Durchgangsloch im Prozess einfacher zu implementieren ist, sind die Kosten niedriger, so dass die meisten Leiterplatten anstelle der anderen beiden Arten von Durchgangslöchern verwendet werden. Die folgenden Durchgangslöcher sollen ohne besondere Erläuterung als Durchgangslöcher betrachtet werden.

Wie viel wissen Sie über PCB-Designloch?

Aus gestalterischer Sicht besteht ein Durchgangsloch hauptsächlich aus zwei Teilen, einem ist das Bohrloch in der Mitte und das andere ist der Pad-Bereich um das Bohrloch herum, wie in der folgenden Abbildung dargestellt. Die Größe dieser beiden Teile bestimmt die Größe des Durchgangslochs. Offensichtlich möchte der Designer beim Design von Hochgeschwindigkeits-PCBs mit hoher Dichte immer, dass das Loch so klein wie möglich ist. Dieses Beispiel kann mehr Verdrahtungsraum lassen. Je kleiner das Loch ist, desto kleiner ist seine eigene parasitäre Kapazität geeignet für High-Speed-Schaltung. Aber die Lochgröße verringert sich gleichzeitig bringt die Kostenerhöhung, und die Größe des Lochs kann nicht unbegrenzt reduziert werden, es wird durch Bohren (Bohrer) und Plattieren (Plattieren) und andere Technologien begrenzt: Je kleiner das Loch, desto Je länger das Bohren dauert, desto leichter kann man von der Mitte abweichen; Wenn die Tiefe des Lochs mehr als das Sechsfache des Lochdurchmessers beträgt, ist es unmöglich, eine gleichmäßige Kupferbeschichtung der Lochwand zu gewährleisten. Zum Beispiel beträgt die derzeitige normale Dicke (Durchgangslochtiefe) einer 6-lagigen Leiterplatte etwa 50 Mil, so dass der minimale Bohrdurchmesser, den PCB-Hersteller bereitstellen können, nur 8 Mil erreichen kann. Die parasitäre Kapazität des Lochs selbst existiert zur Erde, wenn der Durchmesser des Isolationslochs D2 ist, der Durchmesser des Lochpads D1 ist, die Dicke der Leiterplatte T beträgt und die Dielektrizitätskonstante des Substrats ε ist. die parasitäre Kapazität des Lochs beträgt ungefähr: C=1.41εTD1/ (D2-D1)

Die Hauptwirkung der parasitären Kapazität auf die Schaltung besteht darin, die Signalanstiegszeit zu verlängern und die Schaltungsgeschwindigkeit zu verringern. Bei einer Leiterplatte mit einer Dicke von 50 Mil können wir beispielsweise die parasitäre Kapazität annähern, wenn der Innendurchmesser des Lochs 10 Mil beträgt, der Durchmesser des Pads 20 Mil beträgt und der Abstand zwischen dem Pad und dem Kupferboden 32 Mil beträgt des Lochs mit der obigen Formel: C=1.41×4.4×0.050×0.020/ (0.032-0.020) =0.517pF, die durch diesen Teil der Kapazität verursachte Anstiegszeitänderung beträgt: T10-90=2.2C (Z0/2) = 2.2×0.517x (55/ 2) = 31.28 ps. Aus diesen Werten wird deutlich, dass, obwohl der Effekt der parasitären Kapazität eines einzelnen Lochs auf die Anstiegsverzögerung nicht offensichtlich ist, Designer vorsichtig sein sollten, wenn mehrere Löcher für das Schalten von Schicht zu Schicht verwendet werden.

Beim Entwurf von digitalen Hochgeschwindigkeitsschaltungen ist die parasitäre Induktivität der parasitären Induktivität durch das Loch oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Serieninduktivität schwächt den Beitrag der Bypass-Kapazität und verringert die Filterwirkung des gesamten Stromversorgungssystems. Wir können die parasitäre Induktivität einer Durchgangsloch-Näherung einfach mit der folgenden Formel berechnen: L=5.08h [ln (4h/d) +1] wobei sich L auf die Durchgangslochinduktivität bezieht, h ist die Länge des Durchgangs- Loch, und D ist der Durchmesser des zentralen Lochs. Aus der Gleichung ist ersichtlich, dass der Durchmesser des Lochs wenig Einfluss auf die Induktivität hat, während die Länge des Lochs den größten Einfluss auf die Induktivität hat. Unter Verwendung des obigen Beispiels kann die Induktivität außerhalb des Lochs als L = 5.08 × 0.050 [ln (4 × 0.050/0.010) +1] = 1.015 nh berechnet werden. Wenn die Anstiegszeit des Signals 1 ns beträgt, beträgt die äquivalente Impedanzgröße: XL = πL/T10-90 = 3.19 ω. Diese Impedanz kann in Gegenwart von Hochfrequenzstrom nicht ignoriert werden. Insbesondere muss der Bypass-Kondensator durch zwei Löcher hindurchgehen, um die Versorgungsschicht mit der Formation zu verbinden, wodurch die parasitäre Induktivität des Lochs verdoppelt wird.

Durch die obige Analyse der parasitären Eigenschaften des Lochs können wir sehen, dass beim Hochgeschwindigkeits-PCB-Design das scheinbar einfache Loch oft große negative Auswirkungen auf das Schaltungsdesign hat. Um die negativen Auswirkungen des parasitären Effekts des Lochs zu reduzieren, können wir beim Design so viel wie möglich tun: 1. Wählen Sie unter den beiden Aspekten Kosten und Signalqualität eine angemessene Größe des Lochs. Zum Beispiel ist es für 6-10 Schichten des MEMORY-Modul-PCB-Designs besser, 10/20 mil (Bohren / Pad) durch das Loch zu wählen das Loch. Mit der aktuellen Technologie wäre es schwierig, kleinere Löcher zu verwenden. Für Stromversorgungs- oder Erdungsdraht-Durchgangslöcher kann in Betracht gezogen werden, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben diskutierten Formeln zeigen, dass die Verwendung dünnerer Leiterplatten hilft, die beiden parasitären Parameter durch Löcher zu reduzieren.

3. Die Signalverdrahtung auf der Leiterplatte sollte die Lage möglichst nicht verändern, dh versuchen, keine unnötigen Löcher zu verwenden.

4. Die Stifte des Netzteils und des Bodens sollten in der Nähe gebohrt werden. Je kürzer die Zuleitung zwischen den Stiften und den Löchern ist, desto besser, da sie zu einer Erhöhung der Induktivität führen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige Erdungslöcher in der Nähe der Löcher des Signalschichtwechsels, um die nächste Schleife für das Signal bereitzustellen. Sie können sogar viele zusätzliche Erdungslöcher auf der Platine platzieren. Natürlich müssen Sie bei der Gestaltung flexibel sein. Das oben diskutierte Durchgangslochmodell ist eine Situation, in der Kontaktstellen in jeder Schicht vorhanden sind. Manchmal können wir Pads in einigen Schichten reduzieren oder sogar entfernen. Insbesondere wenn die Lochdichte sehr groß ist, kann dies zur Bildung einer abgeschnittenen Schaltungsrille in der Kupferschicht führen. Um ein solches Problem zu lösen, können wir neben der Verschiebung der Lochposition auch das Loch berücksichtigen in der Kupferschicht, um die Größe des Pads zu reduzieren.