Duerch Loch (VIA) ass e wichtege Bestanddeel vun multilayer PCB, an d’Käschte fir Buerlächer stellen normalerweis 30% bis 40% vun de Käschte vum PCB Board aus. Einfach gesot, all Lach op engem PCB kann e Pass Lach genannt ginn. Wat d’Funktioun ugeet, kann d’Lach an zwou Kategorien opgedeelt ginn: een gëtt fir d’elektresch Verbindung tëscht Schichten benotzt; Déi aner gëtt fir Apparat Fixatioun oder Positionéierung benotzt.

Am Sënn vum Prozess sinn dës Duerchgäng allgemeng an dräi Kategorien opgedeelt, nämlech blann iwwer, begruewen iwwer an duerch. Blind Lächer sinn op uewen an ënnen Uewerfläche vum PRINTED Circuit Board an hunn eng gewësse Tiefe fir den Uewerflächekrees mam bannenzege Circuit drënner ze verbannen. D’Tiefe vun de Lächer iwwerschreift normalerweis net e gewësse Verhältnis (Blend). Begruewe Lächer si Verbindungslächer an der bannenzeger Schicht vum gedréckte Circuit Board, déi sech net op d’Uewerfläch vum gedréckte Circuit Board verlängeren. Déi zwou Aarte vu Lächer sinn an der bannenzeger Schicht vum Circuit Board lokaliséiert, déi duerch den Duerchmiesser-Lousprozess virum Lamination fäerdeg ass, a verschidde bannenzeg Schichten kënne wärend der Bildung vum Duerchmiesser iwwerlappt ginn. Déi drëtt Aart, genannt Duerch Lächer, leeft duerch de ganze Circuit Board a ka benotzt ginn fir intern Verbindungen oder als Montage a Lokaliséierungslächer fir Komponenten. Well d’Duerchgoss méi einfach am Prozess ëmzesetzen ass, sinn d’Käschte méi niddereg, sou datt déi meescht gedréckte Circuitboards et benotzt ginn, anstatt déi aner zwou Aarte vu Lach. Déi folgend duerch Lächer, ouni speziell Erklärung, ginn als duerch Lächer ugesinn.

Wéi vill wësst Dir iwwer PCB Design Lach

Aus engem Design Siicht ass en Duerchgank-Lach haaptsächlech aus zwee Deeler zesummegesat, dat eent ass d’Buerlach an der Mëtt an dat anert ass d’Padgebitt ronderëm d’Buergat, sou wéi et an der Figur hei drënner gewise gëtt. D’Gréisst vun dësen zwee Deeler bestëmmt d’Gréisst vum Duerchmiesser. Selbstverständlech, am Design vu Héichgeschwindegkeet, Héichdicht PCB, wëll den Designer ëmmer d’Lach sou kleng wéi méiglech, dës Probe kann méi Kabelfläch hannerloossen, zousätzlech, wat méi kleng d’Lach ass, seng eege parasitär Kapazitanz ass méi kleng, méi gëeegent fir Héichgeschwindegkeet Circuit. Awer d’Lachgréisst fällt zur selwechter Zäit bréngt d’Käschtehéigung, an d’Gréisst vum Lach kann net ouni Limit reduzéiert ginn, et gëtt limitéiert duerch Buer (Bohr) a Plätterung (Plating) an aner Technologie: wat méi kleng d’Lach ass, de méi laang dauert et fir ze bueren, wat et méi einfach ass vum Zentrum ofzeginn; Wann d’Tiefe vum Lach méi wéi 6 Mol den Duerchmiesser vum Lach ass, ass et onméiglech déi eenheetlech Kupferplackéierung vun der Lachmauer ze garantéieren. Zum Beispill ass déi aktuell normal Dicke (duerch d’Lachdéift) vun engem 6-Schicht PCB Board ongeféier 50Mil, sou datt de minimale Buerduerchmiesser deen PCB Hiersteller ubidden nëmme 8Mil erreeche kann. D’parasitesch Kapazitanz vum Lach selwer existéiert um Buedem, wann den Duerchmiesser vum Isoléiergat D2 ass, den Duerchmiesser vum Lachpad ass D1, d’Dicke vum PCB Board ass T, an déi dielektresch Konstant vum Substrat ass ε, d’parasitesch Kapazitanz vum Lach ass ongeféier: C = 1.41εTD1/ (D2-D1)

Den Haapteffekt vun der parasitärer Kapazitanz um Circuit ass d’Signal eropgaang Zäit ze verlängeren an d’Circuitgeschwindegkeet ze reduzéieren. Zum Beispill, fir e PCB Board mat enger Dicke vun 50Mil, wann den Innerdurchmesser vum Lach 10Mil ass, den Duerchmiesser vum Pad ass 20Mil, an d’Distanz tëscht dem Pad an dem Kupferbuedem 32Mil ass, kënne mir d’parasitesch Kapazititéit unschätzen vum Lach mat der uewe genannter Formel: C = 1.41 × 4.4 × 0.050 × 0.020/ (0.032-0.020) = 0.517pF, d’Erhéijungzäitvariatioun verursaacht duerch dësen Deel vu Kapazitanz ass: T10-90 = 2.2C (Z0/ 2) = 2.2 × 0.517x (55/ 2) = 31.28 ps. Vun dëse Wäerter ass et kloer datt och wann den Effekt vun der parasitärer Kapazitanz aus engem eenzege Lach op der Opstiegsverzögerung net offensichtlech ass, Designer solle virsiichteg sinn wa verschidde Lächer fir Schicht-op-Schicht Wiessel benotzt ginn.

Am Design vun Héichgeschwindegkeet Digital Circuiten ass déi parasitär Induktanz vun der parasitärer Induktanz duerch d’Lach dacks méi grouss wéi den Impakt vun der parasitärer Kapazitanz. Seng parasitesch Serie Induktanz wäert de Bäitrag vun der Contournementskapazitanz schwächen an d’Filtereffizienz vum ganze Stroumsystem reduzéieren. Mir kënne ganz einfach d’parasitesch Induktanz vun enger Duerchmiesser Approximatioun berechnen mat der folgender Formel: L = 5.08h [ln (4h/d) +1] wou L op d’Duerchlous Induktanz bezitt, h ass d’Längt vun der duerch- Lach, an D ass den Duerchmiesser vum zentrale Lach. Et kann aus der Equatioun gesi ginn datt den Duerchmiesser vum Lach wéineg Afloss op d’Induktanz huet, während d’Längt vum Lach de gréissten Afloss op d’Induktanz huet. Nach ëmmer mam uewe genannte Beispill benotzt, kann d’Induktanz aus dem Lach berechent ginn als L = 5.08 × 0.050 [ln (4 × 0.050/0.010) +1] = 1.015nh. Wann d’Erhéijung Zäit vum Signal 1ns ass, dann ass d’Äquivalent Impedanzgréisst: XL = πL/T10-90 = 3.19 ω. Dës Impedanz kann net ignoréiert ginn a Präsenz vun Héichfrequenzstroum. Besonnesch de Contournementskondensator muss duerch zwee Lächer passéieren fir d’Versuergungsschicht mat der Formatioun ze verbannen, sou datt d’parasitesch Induktanz vum Lach verduebelt gëtt.

Duerch déi uewe genannten Analyse vun de parasitäre Charakteristike vum Lach kënne mir gesinn datt am Héichgeschwindegkeet PCB Design dat anscheinend einfach Lach dacks grouss negativ Effekter fir de Circuitdesign bréngt. Fir déi negativ Auswierkunge vum parasitären Effekt vum Lach ze reduzéieren, kënne mir sou vill wéi méiglech am Design maachen: 1. Vun den zwee Aspekter vu Käschte a Signalqualitéit, wielt eng raisonnabel Gréisst vum Lach. Zum Beispill, fir 6-10 Schichten vum MEMORY Modul PCB Design, ass et besser 10/20mil (Buerung/Pad) duerch d’Lach ze wielen, fir e puer héich Dicht kleng Gréisst Board kënnt Dir och probéieren 8/18mil duerch ze benotzen d’Lach. Mat der aktueller Technologie wier et schwéier méi kleng Lächer ze benotzen. Fir Energieversuergung oder Buedemdrot duerch Lächer kënnen ugesi ginn eng méi grouss Gréisst ze benotzen fir Impedanz ze reduzéieren.

2. Déi zwou Formelen uewen diskutéiert weisen datt d’Benotzung vun méi dënnem PCB Boards hëlleft déi zwee parasitär Parameteren duerch Lächer ze reduzéieren.

3. d’Signalleitungen op der PCB Board soll d’Schicht net sou wäit wéi méiglech änneren, dat heescht, probéiert net onnéideg Lächer ze benotzen.

4. D’Pins vun der Energieversuergung an dem Buedem sollen an der Géigend gebuert ginn. Wat méi kuerz d’Leedung tëscht de Pins an de Lächer ass, wat besser, well se zu enger Erhéijung vun der Induktanz féieren. Zur selwechter Zäit sollten d’Kraaft a Buedemleitungen sou déck wéi méiglech sinn fir d’Impedanz ze reduzéieren.

5. Setzt e puer Grondlächer bei de Lächer vun der Signalschichtännerung fir déi nootste Loop fir d’Signal ze bidden. Dir kënnt souguer vill extra Buedemlächer op der PCB leeën. Natierlech musst Dir flexibel an Ärem Design sinn. Den Duerchgängsmodell uewen diskutéiert ass eng Situatioun wou et Pads an all Schicht sinn. Heiansdo kënne mir Pads an e puer Schichten reduzéieren oder souguer ewechhuelen. Besonnesch am Fall vun der Lachdicht ass ganz grouss, et kann zu der Bildung vun enger ofgeschniddene Circuit Groove an der Kupfer Schicht féieren, fir sou e Problem ze léisen zousätzlech fir d’Location vum Lach ze beweegen, mir kënnen d’Lach och berücksichtegen an der Kupfer Schicht fir d’Gréisst vum Pad ze reduzéieren.