관통 구멍(VIA)은 다층 PCB, 드릴링 구멍 비용은 일반적으로 PCB 보드 제작 비용의 30 % ~ 40 %를 차지합니다. 간단히 말해서 PCB의 모든 구멍을 통과 구멍이라고 할 수 있습니다. 기능면에서 구멍은 두 가지 범주로 나눌 수 있습니다. 하나는 레이어 간의 전기적 연결에 사용됩니다. 다른 하나는 장치 고정 또는 위치 지정에 사용됩니다.

In terms of the process, these through-holes are generally divided into three categories, namely blind via, buried via and through via. Blind hole은 PRINTED 회로기판의 상면과 하면에 위치하며, 표면회로와 아래의 내부회로를 연결하기 위한 일정한 깊이를 가지고 있습니다. 구멍의 깊이는 일반적으로 특정 비율(조리개)을 초과하지 않습니다. 매설 홀은 인쇄 회로 기판의 표면까지 확장되지 않는 인쇄 회로 기판의 내부 층에 있는 연결 구멍입니다. The two types of holes are located in the inner layer of the circuit board, which is completed by the through-hole molding process before lamination, and several inner layers may be overlapped during the formation of the through-hole. 관통 구멍이라고 하는 세 번째 유형은 전체 회로 기판을 관통하며 내부 상호 연결에 사용하거나 구성 요소의 장착 및 위치 지정 구멍으로 사용할 수 있습니다. Because the through hole is easier to implement in the process, the cost is lower, so most printed circuit boards are used it, rather than the other two kinds of through hole. The following through holes, without special explanation, shall be considered as through holes.

PCB 설계 구멍에 대해 얼마나 알고 있습니까?

설계 관점에서 관통 구멍은 주로 두 부분으로 구성됩니다. 하나는 중간의 드릴 구멍이고 다른 하나는 아래 그림과 같이 드릴 구멍 주변의 패드 영역입니다. 이 두 부분의 크기가 관통 구멍의 크기를 결정합니다. 분명히, 고속, 고밀도 PCB의 설계에서 설계자는 항상 가능한 한 작은 구멍을 원합니다. 이 샘플은 더 많은 배선 공간을 남길 수 있으며, 또한 구멍이 작을수록 자체 기생 커패시턴스가 더 작습니다. 고속 회로에 적합합니다. 그러나 구멍 크기가 감소하는 동시에 비용이 증가하고 구멍 크기를 제한 없이 줄일 수 없으며 드릴링(드릴) 및 도금(도금) 및 기타 기술에 의해 제한됩니다. 구멍이 작을수록 드릴링하는 데 시간이 오래 걸릴수록 중심에서 벗어나기가 더 쉽습니다. When the depth of the hole is more than 6 times the diameter of the hole, it is impossible to guarantee the uniform copper plating of the hole wall. 예를 들어, 6층 PCB 기판의 현재 일반 두께(스루 홀 깊이)는 약 50Mil이므로 PCB 제조업체가 제공할 수 있는 최소 드릴링 직경은 8Mil에 도달할 수 있습니다. 홀 자체의 기생 커패시턴스가 접지에 존재하고, 절연 홀의 직경이 D2, 홀 패드의 직경이 D1, PCB 기판의 두께가 T, 기판의 유전 상수가 ε인 경우, 구멍의 기생 커패시턴스는 대략 C=1.41εTD1/(D2-D1)

The main effect of parasitic capacitance on the circuit is to prolong the signal rise time and reduce the circuit speed. 예를 들어, 두께가 50Mil인 PCB 기판의 경우 구멍의 내경이 10Mil이고 패드의 직경이 20Mil이고 패드와 구리 바닥 사이의 거리가 32Mil이면 기생 커패시턴스를 근사화할 수 있습니다. 위의 공식을 사용하여 구멍의 C=1.41×4.4×0.050×0.020/ (0.032-0.020) = 0.517pF, 커패시턴스의 이 부분으로 인한 상승 시간 변동은 T10-90=2.2C(Z0/2) =2.2×0.517x(55/ 2) = 31.28ps. 이 값을 보면 단일 홀의 기생 커패시턴스가 상승 지연에 미치는 영향이 명확하지 않지만 레이어 간 스위칭에 여러 홀이 사용되는 경우 설계자는 주의해야 합니다.

고속 디지털 회로 설계에서 구멍을 통한 기생 인덕턴스의 기생 인덕턴스는 종종 기생 커패시턴스의 영향보다 더 큽니다. Its parasitic series inductance will weaken the contribution of bypass capacitance and reduce the filtering effectiveness of the entire power system. 다음 공식을 사용하여 스루홀 근사의 기생 인덕턴스를 간단히 계산할 수 있습니다. 구멍, D는 중앙 구멍의 지름입니다. It can be seen from the equation that the diameter of the hole has little influence on the inductance, while the length of the hole has the greatest influence on the inductance. 여전히 위의 예를 사용하여 홀 외부의 인덕턴스는 L=5.08×0.050[ln(4×0.050/0.010) +1] = 1.015nh로 계산할 수 있습니다. 신호의 상승 시간이 1ns인 경우 등가 임피던스 크기는 XL=πL/T10-90=3.19 ω입니다. 이 임피던스는 고주파 전류가 존재하는 경우 무시할 수 없습니다. 특히, 바이패스 커패시터는 두 개의 구멍을 통과하여 공급층을 지층에 연결해야 하므로 구멍의 기생 인덕턴스가 두 배가 됩니다.

홀의 기생 특성에 대한 위의 분석을 통해 고속 PCB 설계에서 겉보기에 단순한 홀이 종종 회로 설계에 큰 부정적인 영향을 미친다는 것을 알 수 있습니다. 구멍의 기생 효과의 역효과를 줄이기 위해 설계에서 가능한 한 많이 할 수 있습니다. 1. 비용과 신호 품질의 두 가지 측면에서 구멍의 합리적인 크기를 선택합니다. 예를 들어, 6-10층의 MEMORY 모듈 PCB 설계의 경우 구멍을 통해 10/20mil(드릴링/패드)를 선택하는 것이 좋으며 일부 고밀도 소형 보드의 경우 8/18mil을 통해 구멍. 현재 기술로는 더 작은 구멍을 사용하기 어려울 것입니다. 전원 공급 장치 또는 접지선의 경우 관통 구멍은 임피던스를 줄이기 위해 더 큰 크기를 사용하는 것으로 간주할 수 있습니다.

2. 위에서 논의한 두 가지 공식은 더 얇은 PCB 보드를 사용하면 구멍을 통해 두 개의 기생 매개변수를 줄이는 데 도움이 된다는 것을 보여줍니다.

3. PCB 보드의 신호 배선은 가능한 한 레이어를 변경하지 않아야합니다. 즉, 불필요한 구멍을 사용하지 마십시오.

4. 전원 공급 장치의 핀과 접지는 근처에 뚫어야 합니다. 핀과 구멍 사이의 리드는 짧을수록 인덕턴스가 증가하므로 더 좋습니다. 동시에 전원 및 접지 리드는 임피던스를 줄이기 위해 가능한 한 두꺼워야 합니다.

5. 신호에 가장 가까운 루프를 제공하기 위해 신호 레이어 변경 구멍 근처에 접지 구멍을 배치합니다. PCB에 추가 접지 구멍을 많이 둘 수도 있습니다. 물론 디자인은 유연해야 합니다. 위에서 설명한 스루홀 모델은 각 레이어에 패드가 있는 상황입니다. 때로는 일부 레이어에서 패드를 줄이거나 제거할 수도 있습니다. 특히 홀 밀도가 매우 큰 경우에는 구리층에 차단 회로 홈이 형성될 수 있으므로 이러한 문제를 해결하기 위해 홀의 위치를 ​​이동시키는 것 외에 홀의 위치도 고려할 수 있다. 패드의 크기를 줄이기 위해 구리 층에서.