Mae twll trwy dwll (VIA) yn rhan bwysig o PCB amlhaenog, ac mae cost drilio tyllau fel arfer yn cyfrif am 30% i 40% o gost gwneud bwrdd PCB. Yn syml, gellir galw pob twll ar PCB yn dwll pasio. O ran swyddogaeth, gellir rhannu’r twll yn ddau gategori: defnyddir un ar gyfer y cysylltiad trydanol rhwng haenau; Defnyddir y llall ar gyfer gosod neu leoli dyfais.

O ran y broses, mae’r tyllau drwodd hyn yn gyffredinol wedi’u rhannu’n dri chategori, sef dall trwy, wedi’u claddu trwy a thrwy. Mae tyllau dall wedi’u lleoli ar arwynebau uchaf a gwaelod y bwrdd cylched PRINTED ac mae ganddynt ddyfnder penodol ar gyfer cysylltu’r cylched wyneb â’r gylched fewnol islaw. Nid yw dyfnder y tyllau fel arfer yn fwy na chymhareb benodol (agorfa). Mae tyllau claddedig yn dyllau cysylltu yn haen fewnol y bwrdd cylched printiedig nad ydynt yn ymestyn i wyneb y bwrdd cylched printiedig. The two types of holes are located in the inner layer of the circuit board, which is completed by the through-hole molding process before lamination, and several inner layers may be overlapped during the formation of the through-hole. Mae’r trydydd math, o’r enw tyllau drwodd, yn rhedeg trwy’r bwrdd cylched cyfan a gellir ei ddefnyddio ar gyfer rhyng-gysylltiadau mewnol neu fel mowntio a lleoli tyllau ar gyfer cydrannau. Because the through hole is easier to implement in the process, the cost is lower, so most printed circuit boards are used it, rather than the other two kinds of through hole. The following through holes, without special explanation, shall be considered as through holes.

Faint ydych chi’n ei wybod am dwll dylunio PCB

O safbwynt dylunio, mae twll trwodd yn cynnwys dwy ran yn bennaf, un yw’r twll drilio yn y canol a’r llall yw’r man pad o amgylch y twll drilio, fel y dangosir yn y ffigur isod. Mae maint y ddwy ran hyn yn pennu maint y twll trwodd. Yn amlwg, wrth ddylunio PCB cyflym, dwysedd uchel, mae’r dylunydd bob amser eisiau i’r twll fod mor fach â phosibl, gall y sampl hon adael mwy o le gwifrau, yn ogystal, po leiaf yw’r twll, mae ei gynhwysedd parasitig ei hun yn llai, yn fwy addas ar gyfer cylched cyflym. Ond mae maint y twll yn gostwng ar yr un pryd yn dod â’r cynnydd mewn costau, ac ni ellir lleihau maint y twll heb derfyn, mae’n gyfyngedig trwy ddrilio (drilio) a phlatio (platio) a thechnoleg arall: y lleiaf yw’r twll, y hiraf y mae’n ei gymryd i ddrilio, yr hawsaf yw gwyro o’r canol; Pan fydd dyfnder y twll fwy na 6 gwaith diamedr y twll, mae’n amhosibl gwarantu platio copr unffurf wal y twll. Er enghraifft, mae trwch arferol cyfredol (trwy ddyfnder twll) bwrdd PCB 6-haen tua 50Mil, felly dim ond 8Mil y gall y diamedr drilio lleiaf y gall gweithgynhyrchwyr PCB ei ddarparu. Mae cynhwysedd parasitig y twll ei hun yn bodoli i’r llawr, os yw diamedr y twll ynysu yn D2, diamedr y pad twll yw D1, trwch y bwrdd PCB yw T, a chysondeb dielectrig y swbstrad yw ε, mae cynhwysedd parasitig y twll oddeutu: C = 1.41εTD1 / (D2-D1)

The main effect of parasitic capacitance on the circuit is to prolong the signal rise time and reduce the circuit speed. Er enghraifft, ar gyfer bwrdd PCB â thrwch o 50Mil, os yw diamedr mewnol y twll yn 10Mil, diamedr y pad yw 20Mil, a’r pellter rhwng y pad a’r llawr copr yw 32Mil, gallwn amcangyfrif y cynhwysedd parasitig o’r twll trwy ddefnyddio’r fformiwla uchod: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, yr amrywiad amser codi a achosir gan y rhan hon o gynhwysedd yw: T10-90 = 2.2C (Z0 / 2) = 2.2 × 0.517x (55 / 2) = 31.28ps. O’r gwerthoedd hyn, mae’n amlwg er nad yw effaith cynhwysedd parasitig o dwll sengl ar yr oedi codi yn amlwg, dylai dylunwyr fod yn ofalus os defnyddir tyllau lluosog ar gyfer newid haen i haen.

Wrth ddylunio cylchedau digidol cyflym, mae inductance parasitig yr inductance parasitig trwy’r twll yn aml yn fwy nag effaith cynhwysedd parasitig. Its parasitic series inductance will weaken the contribution of bypass capacitance and reduce the filtering effectiveness of the entire power system. Yn syml, gallwn gyfrifo anwythiad parasitig brasamcan trwy dwll gan ddefnyddio’r fformiwla ganlynol: L = 5.08h [ln (4h / d) +1] lle mae L yn cyfeirio at y inductance trwy dwll, h yw hyd y trwodd- twll, a D yw diamedr y twll canolog. Gellir gweld o’r hafaliad nad oes gan ddiamedr y twll fawr o ddylanwad ar y inductance, tra bod hyd y twll yn cael y dylanwad mwyaf ar y inductance. Yn dal i ddefnyddio’r enghraifft uchod, gellir cyfrifo’r inductance allan o’r twll fel L = 5.08 × 0.050 [ln (4 × 0.050 / 0.010) +1] = 1.015nh. Os yw amser codi’r signal yn 1ns, yna maint y rhwystriant cyfatebol yw: XL = πL / T10-90 = 3.19 ω. Ni ellir anwybyddu’r rhwystriant hwn ym mhresenoldeb cerrynt amledd uchel. Yn benodol, mae’n rhaid i’r cynhwysydd ffordd osgoi basio trwy ddau dwll i gysylltu’r haen gyflenwi â’r ffurfiad, a thrwy hynny ddyblu inductance parasitig y twll.

Trwy’r dadansoddiad uchod o nodweddion parasitig y twll, gallwn weld, mewn dyluniad PCB cyflym, bod y twll sy’n ymddangos yn syml yn aml yn dod ag effeithiau negyddol mawr i ddyluniad y gylched. Er mwyn lleihau effeithiau andwyol effaith parasitig y twll, gallwn wneud cymaint â phosibl yn y dyluniad: 1. O’r ddwy agwedd ar gost ac ansawdd signal, dewiswch faint rhesymol o’r twll. Er enghraifft, ar gyfer 6-10 haen o ddyluniad PCB modiwl MEMORY, mae’n well dewis 10/20mil (drilio / pad) trwy’r twll, ar gyfer rhywfaint o fwrdd maint bach dwysedd uchel, gallwch hefyd geisio defnyddio 8 / 18mil drwodd y twll. Gyda’r dechnoleg gyfredol, byddai’n anodd defnyddio tyllau llai. Ar gyfer cyflenwad pŵer neu wifren ddaear trwy dyllau gellir ystyried eu bod yn defnyddio maint mwy i leihau rhwystriant.

2. Mae’r ddwy fformiwla a drafodwyd uchod yn dangos bod defnyddio byrddau PCB teneuach yn helpu i leihau’r ddau baramedr parasitig trwy dyllau.

3. ni ddylai’r gwifrau signal ar fwrdd y PCB newid yr haen cyn belled ag y bo modd, hynny yw, ceisiwch beidio â defnyddio tyllau diangen.

4. Dylai pinnau’r cyflenwad pŵer a’r ddaear gael eu drilio gerllaw. Gorau po leiaf yw’r plwm rhwng y pinnau a’r tyllau, oherwydd byddant yn arwain at gynnydd mewn inductance. Ar yr un pryd, dylai’r pŵer a’r gwifrau daear fod mor drwchus â phosibl i leihau rhwystriant.

5. Rhowch rai tyllau daear ger tyllau’r newid haen signal er mwyn darparu’r ddolen agosaf ar gyfer y signal. Gallwch hyd yn oed roi llawer o dyllau daear ychwanegol ar y PCB. Wrth gwrs, mae angen i chi fod yn hyblyg yn eich dyluniad. Mae’r model trwy dwll a drafodir uchod yn sefyllfa lle mae padiau ym mhob haen. Weithiau, gallwn leihau neu hyd yn oed dynnu padiau mewn rhai haenau. Yn enwedig yn achos dwysedd y twll yn fawr iawn, gall arwain at ffurfio rhigol cylched wedi’i dorri i ffwrdd yn yr haen gopr, i ddatrys problem o’r fath yn ogystal â symud lleoliad y twll, gallwn hefyd ystyried y twll. yn yr haen gopr i leihau maint y pad.