प्वाल मार्फत (VIA) को एक महत्वपूर्ण भाग हो multilayer पीसीबी, र ड्रिलिंग छेद को लागत सामान्यतया पीसीबी बोर्ड बनाउने लागत को 30% देखि 40% को लागी खाताहरु। सरल भाषामा भन्नुहोस्, एक पीसीबी मा प्रत्येक प्वाल एक पास होल भन्न सकिन्छ। प्रकार्य को शर्त मा, छेद दुई कोटिहरु मा विभाजित गर्न सकिन्छ: एक तहहरु को बीच बिजुली जडान को लागी प्रयोग गरीन्छ; अन्य उपकरण निर्धारण वा स्थिति को लागी प्रयोग गरीन्छ।

प्रक्रिया को शर्तहरु मा, यी छेद को माध्यम बाट सामान्यतया तीन कोटिहरु मा विभाजित छन्, अर्थात् अन्धा को माध्यम बाट, को माध्यम बाट र को माध्यम बाट को माध्यम बाट दफन। ब्लाइन्ड प्वाल प्रिन्टेड सर्किट बोर्ड को माथिल्लो र तल सतहहरु मा स्थित छन् र तल भित्री सर्किट को लागी सतह सर्किट लाई जोड्ने को लागी एक निश्चित गहिराई छ। प्वाल को गहिराई सामान्यतया एक निश्चित अनुपात (एपर्चर) भन्दा बढी छैन। गाडिएको प्वाल मुद्रित सर्किट बोर्ड को भित्री तह मा छेद छ कि मुद्रित सर्किट बोर्ड को सतह सम्म विस्तार गर्दैनन्। दुई प्रकारका प्वालहरु सर्किट बोर्ड को भित्री तह मा स्थित छ, जो टुक्रा टुक्रा हुनु भन्दा पहिले प्वाल को माध्यम बाट मोल्डिंग प्रक्रिया द्वारा पूरा गरीएको छ, र धेरै भित्री तहहरु को माध्यम बाट छेद को गठन को दौरान ओवरलैप हुन सक्छ। तेस्रो प्रकार, को माध्यम बाट छेद भनिन्छ, सम्पूर्ण सर्किट बोर्ड को माध्यम बाट चल्छ र आन्तरिक इन्टरकनेक्शन को लागी वा माउन्टिंग र घटक को लागी छेद पत्ता लगाउन को लागी प्रयोग गर्न सकिन्छ। किनभने प्वाल को माध्यम बाट प्रक्रिया मा लागू गर्न को लागी सजिलो छ, लागत कम छ, त्यसैले धेरै जसो मुद्रित सर्किट बोर्डहरु यो प्रयोग गरीन्छ, छेद को माध्यम बाट अन्य दुई प्रकार को तुलना मा। विशेष स्पष्टीकरण बिना, प्वालहरु को माध्यम बाट छेद को माध्यम बाट मानीनेछ।

तपाइँ पीसीबी डिजाइन प्वाल को बारे मा धेरै थाहा छ?

डिजाइन को दृष्टिकोण बाट, एक को माध्यम बाट छेद मुख्य रूप मा दुई भागहरु बाट बनेको छ, एक बीच मा ड्रिल प्वाल हो र अर्को ड्रिल छेद को आसपास प्याड क्षेत्र हो, जस्तै तल चित्र मा देखाइएको छ। यी दुई भागहरु को आकार को माध्यम बाट छेद को आकार निर्धारण गर्दछ। जाहिर छ, उच्च गति, उच्च घनत्व पीसीबी को डिजाइन मा, डिजाइनर सधैं सकेसम्म सानो छेद चाहान्छ, यो नमूना थप तारि space ठाउँ छोड्न सक्नुहुन्छ, यसको अतिरिक्त, सानो छेद, यसको आफ्नै परजीवी समाई सानो छ, अधिक उच्च गति सर्किट को लागी उपयुक्त। तर प्वाल को आकार एकै समयमा घट्छ लागत वृद्धि ल्याउँछ, र छेद को आकार सीमा बिना घटाउन सकिदैन, यो ड्रिलिंग (ड्रिल) र चढ़ाना (प्लेटिंग) र अन्य टेक्नोलोजी द्वारा सीमित छ: सानो छेद, अब यो ड्रिल गर्न को लागी लिन्छ, सजिलो यो केन्द्र बाट विचलित गर्न को लागी हो; जब प्वाल को गहिराई प्वाल को व्यास भन्दा 6 गुना छ, यो छेद पर्खाल को एकसमान तामा चढाउने ग्यारेन्टी गर्न असम्भव छ। उदाहरण को लागी, एक 6-तह पीसीबी बोर्ड को वर्तमान सामान्य मोटाई (प्वाल गहिराई को माध्यम बाट) को बारे मा 50Mil छ, त्यसैले न्यूनतम ड्रिलिंग व्यास कि पीसीबी निर्माताहरु प्रदान गर्न सक्नुहुन्छ मात्र 8Mil सम्म पुग्न सक्छ। प्वाल को परजीवी capacitance जमीन मा अवस्थित छ, यदि अलगाव प्वाल को व्यास D2 हो, छेद प्याड को व्यास D1 हो, पीसीबी बोर्ड को मोटाई T हो, र सब्सट्रेट को ढांकता स्थिर लगातार छ, छेद को परजीवी समाई लगभग छ: C = 1.41εTD1/ (D2-D1)

सर्किट मा परजीवी capacitance को मुख्य प्रभाव संकेत वृद्धि समय को लम्बाई र सर्किट गति कम गर्न को लागी हो। उदाहरण को लागी, 50Mil को मोटाई संग एक पीसीबी बोर्ड को लागी, यदि प्वाल को भित्री व्यास 10Mil हो, प्याड को व्यास 20Mil हो, र प्याड र तांबे भुइँ को बीच दूरी 32Mil हो, हामी परजीवी समाई अनुमान गर्न सक्छौं माथिको सूत्र प्रयोग गरेर प्वाल को: C = 1.41 × 4.4 × 0.050 × 0.020/ (0.032-0.020) = 0.517pF, समाई को यस भाग को कारण वृद्धि समय भिन्नता हो: T10-90 = 2.2C (Z0/ 2) = 2.2 × 0.517x (55/ 2) = 31.28ps। यी मानहरु बाट, यो स्पष्ट छ कि यद्यपि उदय ढिलाइ मा एक एकल प्वाल बाट परजीवी capacitance को प्रभाव स्पष्ट छैन, डिजाइनरहरु सावधान रहनु पर्छ यदि धेरै प्वाल तह देखि परत स्विच को लागी प्रयोग गरीन्छ।

उच्च गति डिजिटल सर्किट को डिजाइन मा, छेद को माध्यम बाट परजीवी अधिष्ठापन को परजीवी अधिष्ठापन अक्सर परजीवी capacitance को प्रभाव भन्दा ठूलो छ। यसको परजीवी श्रृंखला अधिष्ठापन बाईपास capacitance को योगदान कमजोर र सम्पूर्ण शक्ति प्रणाली को फिल्टरिंग प्रभावकारिता कम हुनेछ। हामी केवल निम्न सूत्र को उपयोग गरेर एक छेद को माध्यम बाट सन्निकटन को परजीवी अधिष्ठापन गणना गर्न सक्छौं: L = 5.08h [ln (4h/d) +1] जहाँ एल को माध्यम बाट होल अधिष्ठापन को संदर्भित गर्दछ, h को माध्यम बाट लम्बाई हो- छेद, र डी केन्द्रीय छेद को व्यास हो। यो समीकरण बाट देख्न सकिन्छ कि प्वाल को व्यास inductance मा थोरै प्रभाव छ, जबकि छेद को लम्बाइ inductance मा सबैभन्दा ठूलो प्रभाव छ। अझै माथिको उदाहरण को उपयोग गरी, छेद को बाहिर अधिष्ठापन L = 5.08 × 0.050 [ln (4 × 0.050/0.010) +1] = 1.015nh को रूपमा गणना गर्न सकिन्छ। यदि संकेत को उदय समय 1ns हो, तब बराबर प्रतिबाधा आकार हो: XL = πL/T10-90 = 3.19। यो प्रतिबाधा उच्च आवृत्ति वर्तमान को उपस्थिति मा उपेक्षा गर्न सकिदैन। विशेष गरी, बाईपास संधारित्र गठन गर्न आपूर्ति तह जोड्न दुई प्वाल को माध्यम बाट पारित गर्न को लागी छ, यस प्रकार छेद को परजीवी अधिष्ठापन दोब्बर।

प्वाल को परजीवी विशेषताहरु को माथिको विश्लेषण को माध्यम बाट, हामी देख्न सक्छौं कि उच्च गति पीसीबी डिजाइन मा, प्रतीत हुन्छ सरल छेद अक्सर सर्किट डिजाइन को लागी ठूलो नकारात्मक प्रभाव ल्याउँछ। क्रम मा छेद को परजीवी प्रभाव को प्रतिकूल प्रभावहरु लाई कम गर्न को लागी, हामी डिजाइन मा सकेसम्म धेरै गर्न सक्छौं: १ लागत र संकेत गुणस्तर को दुई पक्षहरु बाट, छेद को एक उचित आकार छान्नुहोस्। उदाहरण को लागी, मेमोरी मोड्युल पीसीबी डिजाइन को 6-10 तहहरु को लागी, यो छेद को माध्यम बाट 10/20mil (ड्रिलिंग/प्याड) छनौट गर्न को लागी राम्रो छ, केहि उच्च घनत्व को सानो आकार को बोर्ड को लागी, तपाइँ पनि 8/18mil को माध्यम बाट प्रयोग गर्न को लागी कोशिश गर्न सक्नुहुन्छ। प्वाल वर्तमान प्रविधिको साथ, यो सानो छेद प्रयोग गर्न गाह्रो हुनेछ। बिजुली आपूर्ति वा छेद को माध्यम बाट जमीन तार प्रतिबाधा कम गर्न को लागी एक ठूलो आकार को उपयोग गर्न को लागी विचार गर्न सकिन्छ।

२ माथी चर्चा गरिएका दुई सूत्रहरु देखाउँछन् कि पातलो पीसीबी बोर्ड को उपयोग छेद को माध्यम बाट दुई परजीवी मापदण्डहरु लाई कम गर्न मा मद्दत गर्दछ।

३. पीसीबी बोर्ड मा संकेत तारि the्ग को रूप मा जहाँ सम्म सम्भव छ परत परिवर्तन गर्नु हुँदैन, कि भन्न को लागी, अनावश्यक प्वाल को उपयोग नगर्ने प्रयास गर्नुहोस्।

४. बिजुली आपूर्ति र जमीन को पिन नजिकै ड्रिल गर्नुपर्छ। छोटो पिन र प्वालहरु को बीच नेतृत्व, राम्रो, किनकि उनीहरु अधिष्ठापन मा वृद्धि को लागी नेतृत्व गर्नेछन्। एकै समयमा, शक्ति र जमीन नेतृत्व प्रतिबाधा कम गर्न को लागी सकेसम्म बाक्लो हुनु पर्छ।

५. सिग्नल तह परिवर्तन को प्वाल को छेउमा केहि ग्राउन्डि holes्ग प्वाल प्लेस क्रम मा संकेत को लागी निकटतम पाश प्रदान गर्न को लागी। तपाइँ पनि पीसीबी मा अतिरिक्त जमीन प्वाल को एक धेरै राख्न सक्नुहुन्छ। अवश्य, तपाइँ तपाइँको डिजाइन मा लचीलो हुन आवश्यक छ। माथिको छेद मोडेल माथि चर्चा गरीएको एक स्थिति हो जहाँ प्रत्येक तह मा प्याड छन्। कहिलेकाहीँ, हामी कम गर्न वा केहि तहहरु मा प्याड हटाउन सक्छौं। विशेष गरी प्वाल घनत्व को मामला मा धेरै ठूलो छ, यो तांबे को परत मा एक कट अफ सर्किट नाली को गठन को लागी नेतृत्व गर्न सक्छ, छेद को स्थान सार्नु को अतिरिक्त यस्तो समस्या को समाधान गर्न को लागी, हामी पनि छेद मा विचार गर्न सक्छौं तामाको तहमा प्याड को आकार घटाउन।