高速PCB設計のためのPROTEL設計ツールの使用方法は？

1の質問

設計の複雑さと電子システムの統合の大規模な増加に伴い、クロック速度とデバイスの立ち上がり時間はますます速くなっています。 高速PCB デザインは、デザインプロセスの重要な部分になっています。高速回路設計では、回路基板ラインのインダクタンスと静電容量により、ワイヤが伝送ラインと同等になります。終端部品の不適切なレイアウトまたは高速信号の不適切な配線は、伝送線路効果の問題を引き起こし、システムからの不適切なデータ出力、異常な回路動作、またはまったく動作しない場合があります。伝送線路モデルに基づくと、要約すると、伝送線路は、信号反射、クロストーク、電磁干渉、電源、グラウンドノイズなどの悪影響を回路設計にもたらします。

確実に動作する高速PCB回路基板を設計するためには、レイアウトや配線中に発生する可能性のある信頼性の低い問題を解決し、製品開発サイクルを短縮し、市場競争力を向上させるために、設計を十分かつ慎重に検討する必要があります。

高速PCB設計のためのPROTEL設計ツールの使用方法

2高周波システムのレイアウト設計

回路のPCB設計では、レイアウトが重要なリンクです。レイアウトの結果は、配線効果とシステムの信頼性に直接影響します。これは、プリント回路基板の設計全体で最も時間がかかり、困難です。高周波PCBの複雑な環境により、高周波システムのレイアウト設計は、学習した理論的知識を使用することが困難になります。設計工程での迂回を避けるために、レイアウト担当者は高速PCB製造の豊富な経験を持っている必要があります。回路作業の信頼性と有効性を向上させます。レイアウトの過程では、機械的構造、熱放散、電磁干渉、将来の配線の利便性、および美観を包括的に考慮する必要があります。

まず、レイアウトの前に、回路全体が機能に分割されます。高周波回路は低周波回路から分離されており、アナログ回路とデジタル回路は分離されています。各機能回路は、チップの中心にできるだけ近づけて配置されます。過度に長いワイヤによって引き起こされる伝送遅延を回避し、コンデンサのデカップリング効果を改善します。また、ピンと回路部品および他のチューブとの相対的な位置と方向に注意して、相互の影響を減らしてください。寄生結合を減らすために、すべての高周波コンポーネントはシャーシや他の金属板から遠く離れている必要があります。

第二に、レイアウト中のコンポーネント間の熱的および電磁的影響に注意を払う必要があります。これらの影響は高周波システムにとって特に深刻であり、熱とシールドを遠ざけたり隔離したりするための対策を講じる必要があります。高出力整流管と調整管にはラジエーターを装備し、変圧器から遠ざける必要があります。電解コンデンサなどの耐熱部品は、加熱部品から遠ざける必要があります。そうしないと、電解液が乾燥し、抵抗が増加して性能が低下し、回路の安定性に影響を及ぼします。保護構造を配置し、さまざまな寄生結合の導入を防ぐために、レイアウトに十分なスペースを残しておく必要があります。プリント回路基板上のコイル間の電磁結合を防ぐために、XNUMXつのコイルを直角に配置して結合係数を下げる必要があります。垂直プレート分離の方法も使用できます。回路にはんだ付けするコンポーネントのリード線を直接使用するのが最善です。リードが短いほど良いです。隣接するはんだ付けタブ間には静電容量とインダクタンスが分布しているため、コネクタとはんだ付けタブは使用しないでください。水晶発振器、RIN、アナログ電圧、および基準電圧信号トレースの周囲に高ノイズ成分を配置することは避けてください。

最後に、本来の品質と信頼性を確保しながら、全体的な美しさを考慮しながら、合理的な回路基板の計画を実行する必要があります。コンポーネントは、ボードの表面に平行または垂直である必要があり、メインボードのエッジに平行または垂直である必要があります。ボード表面のコンポーネントの分布は可能な限り均一で、密度は一定である必要があります。このように、美しいだけでなく、組み立てや溶接も容易で、大量生産も容易です。

3高周波システムの配線

高周波回路では、接続線の抵抗、静電容量、インダクタンス、相互インダクタンスの分布パラメータを無視することはできません。干渉防止の観点から、合理的な配線は、回路内のライン抵抗、分布容量、および浮遊インダクタンスを低減しようとすることです。、発生する漂遊磁界を最小限に抑え、分布容量、漏れ磁束、電磁相互インダクタンスなどのノイズによる干渉を抑制します。

中国でのPROTEL設計ツールの適用は非常に一般的です。ただし、多くの設計者は「ブロードバンドレート」のみに焦点を当てており、デバイスの特性の変化に適応するためにPROTEL設計ツールによって行われた改善は設計に使用されていないため、設計ツールのリソースの浪費が多くなります。深刻なため、多くの新しいデバイスの優れたパフォーマンスを発揮することは困難です。

以下に、PROTEL99SEツールが提供できるいくつかの特別な機能を紹介します。

（1）高周波回路機器のピン間のリード線はできるだけ曲げないでください。完全な直線を使用するのが最善です。曲げが必要な場合は、45°の曲げまたはアークを使用できます。これにより、高周波信号の外部放射と相互干渉を減らすことができます。間の結合。ルーティングにPROTELを使用する場合、「デザイン」メニューの「ルール」メニューの「ルーティングコーナー」で45度または丸みを選択できます。 Shift +スペースキーを使用して、行をすばやく切り替えることもできます。

（2）高周波回路機器のピン間のリード線が短いほど良い。

PROTEL 99最短の配線を満たすための最も効果的な方法は、自動配線の前に、個々の主要な高速ネットワークの配線を予約することです。「デザイン」メニューの「ルール」の「ルーティングトポロジ」

最短を選択します。

（3）高周波回路機器のピン間のリード層の交代は可能な限り小さい。つまり、コンポーネント接続プロセスで使用されるビアが少ないほど良いです。

0.5つのビアで約XNUMXpFの分散容量を実現でき、ビアの数を減らすと速度が大幅に向上します。

（4）高周波回路の配線は、信号線の並列配線による「クロス干渉」、つまりクロストークに注意してください。並列分配が避けられない場合は、並列信号線の反対側に広い領域の「グラウンド」を配置できます

干渉を大幅に低減します。同じ層での並列配線はほとんど避けられませんが、隣接するXNUMXつの層では、配線の方向が互いに垂直である必要があります。これはPROTELで行うのは難しいことではありませんが、見落としがちです。「デザイン」メニューの「ルール」の「RouTIngLayers」で、Toplayerの場合はHorizontal、BottomLayerの場合はVerTIcalを選択します。また、「場所」には「ポリゴンプレーン」が設置されています

多角形グリッド銅箔表面の機能は、プリント基板全体の表面として多角形を配置し、この銅を回路のGNDに接続すると、高周波の干渉防止能力を向上させることができます。熱放散とプリント基板強度の大きなメリット。

（5）特に重要な信号線またはローカルユニットに対してアース線エンクロージャ対策を実施します。「ツール」には「選択したオブジェクトの概要」があり、この機能を使用して、選択した重要な信号線（発振回路LTやX1など）の「グランドを自動的にラップ」することができます。

（6）一般に、回路の電力線と接地線は信号線よりも幅が広くなっています。「設計」メニューの「クラス」を使用して、電力ネットワークと信号ネットワークに分割されたネットワークを分類できます。配線ルールを設定すると便利です。電力線と信号線の線幅を切り替えます。

（7）各種配線はループを形成できず、アース線は電流ループを形成できません。ループ回路が発生すると、システムに多くの干渉が発生します。これにはデイジーチェーン配線方式が使用でき、配線中のループ、分岐、切り株の形成を効果的に回避できますが、配線が容易でないという問題も発生します。

（8）各種チップのデータと設計に基づいて、電源回路を流れる電流を推定し、必要な線幅を決定します。実験式によると：W（線幅）≥L（mm / A）×I（A）。

電流に応じて、電力線の幅を広げ、ループ抵抗を減らすようにしてください。同時に、電力線と接地線の方向をデータ伝送の方向と一致させることで、ノイズ対策能力を高めることができます。必要に応じて、銅線巻きフェライト製の高周波チョーク装置を電力線と接地線に追加して、高周波ノイズの伝導を遮断することができます。

（9）同じネットワークの配線幅は同じに保つ必要があります。線幅が変動すると、線の特性インピーダンスが不均一になります。伝送速度が速いと反射が発生しますので、設計上はなるべく避けてください。同時に、平行線の線幅を大きくします。線の中心距離が線幅の3倍を超えない場合、70W原理と呼ばれる相互干渉なしに電界の3％を維持できます。このようにして、平行線によって引き起こされる分布容量と分布インダクタンスの影響を克服することができます。

4電源コードとアース線の設計

高周波回路による電源ノイズやラインインピーダンスによる電圧降下を解消するためには、高周波回路における電源システムの信頼性を十分に考慮する必要があります。一般にXNUMXつの解決策があります。XNUMXつは配線にパワーバス技術を使用することです。もうXNUMXつは、別の電源層を使用することです。それに比べて、後者の製造プロセスはより複雑であり、コストはより高価です。したがって、ネットワークタイプのパワーバス技術を配線に使用できるため、各コンポーネントが異なるループに属し、ネットワーク上の各バスの電流が平衡化する傾向があり、ラインインピーダンスによる電圧降下が減少します。

高周波送信電力は比較的大きく、銅の広い領域を使用でき、複数の接地のために近くに低抵抗のグランドプレーンを見つけることができます。接地リードのインダクタンスは周波数と長さに比例するため、動作周波数が高いと共通接地インピーダンスが増加し、共通接地インピーダンスによって生成される電磁干渉が増加します。したがって、接地線の長さは次のようになります。できるだけ短くする必要があります。信号線の長さを短くし、グランドループの面積を増やすようにしてください。

チップの電源とグランドにXNUMXつまたは複数の高周波デカップリングコンデンサを設定して、集積チップの過渡電流用の近くの高周波チャネルを提供し、電流が大きなループで電源ラインを通過しないようにします。面積を大幅に削減し、外部に放射されるノイズを大幅に低減します。デカップリングコンデンサとして、高周波信号が良好なモノリシックセラミックコンデンサを選択してください。回路充電用のエネルギー貯蔵コンデンサとして、電解コンデンサの代わりに大容量のタンタルコンデンサまたはポリエステルコンデンサを使用してください。電解コンデンサの分布インダクタンスが大きいため、高周波では無効です。電解コンデンサを使用する場合は、高周波特性の良いデカップリングコンデンサと組み合わせて使用してください。

5その他の高速回路設計手法

インピーダンス整合とは、最大電力出力を得るために、負荷インピーダンスと励起源の内部インピーダンスが互いに適合している動作状態を指します。高速基板配線の場合、信号の反射を防ぐため、回路のインピーダンスは50Ωである必要があります。これは概算です。一般に、同軸ケーブルのベースバンドは50Ω、周波数帯域は75Ω、ツイスト線は100Ωと規定されています。マッチングの便宜のため、これは単なる整数です。特定の回路解析によると、並列AC終端が採用され、抵抗とコンデンサのネットワークが終端インピーダンスとして使用されます。終端抵抗Rは伝送線路インピーダンスZ0以下である必要があり、静電容量Cは100pFより大きくなければなりません。 0.1UF多層セラミックコンデンサの使用をお勧めします。コンデンサは低周波を遮断して高周波を通過させる機能があるため、抵抗Rは駆動源のDC負荷ではないため、この終端方法ではDC電力を消費しません。

クロストークとは、信号が伝送ライン上を伝搬するときに、隣接する伝送ラインへの電磁結合によって引き起こされる望ましくない電圧ノイズ干渉を指します。結合は、容量結合と誘導結合に分けられます。過度のクロストークは、回路の誤ったトリガーを引き起こし、システムが正常に動作しなくなる可能性があります。クロストークのいくつかの特性によると、クロストークを減らすためのいくつかの主な方法を要約することができます。

（1）線間隔を広げ、平行長さを短くし、必要に応じてジョグ方式で配線してください。

（2）高速信号線が条件を満たす場合、終端整合を追加することで反射を低減または排除し、クロストークを低減できます。

（3）マイクロストリップ送電線およびストリップ送電線の場合、トレースの高さをグランドプレーンからの範囲内に制限すると、クロストークを大幅に減らすことができます。

（4）配線スペースが許せば、より深刻なクロストークのあるXNUMX本のワイヤの間にアース線を挿入します。これにより、分離の役割を果たし、クロストークを減らすことができます。

従来のPCB設計には高速解析とシミュレーションのガイダンスがないため、信号品質を保証することはできず、ほとんどの問題は製版テストまで発見できません。これにより、設計効率が大幅に低下し、コストが増加します。これは、激しい市場競争では明らかに不利です。そのため、高速PCB設計では、業界の人々が新しい設計アイデアを提案し、それが「トップダウン」設計手法になりました。さまざまなポリシー分析と最適化の後、起こりうる問題のほとんどが回避され、多くの節約が実現しました。プロジェクトの予算が満たされ、高品質のプリントボードが製造され、面倒でコストのかかるテストエラーが回避されることを確認するための時間。

デジタル信号を送信するための差動ラインの使用は、高速デジタル回路のシグナルインテグリティを破壊する要因を制御するための効果的な手段です。プリント回路基板上の差動ラインは、準TEMモードで動作する差動マイクロ波集積伝送ラインペアと同等です。その中で、PCBの上部または下部の差動ラインは、結合されたマイクロストリップラインに相当し、多層PCBの内層に配置されます。差動ラインは、ブロードサイドの結合されたストリップラインに相当します。デジタル信号は奇数モード伝送モードで差動ラインで伝送されます。つまり、正信号と負信号の位相差は180°であり、ノイズはコモンモードでXNUMX対の差動ラインに結合されます。回路の電圧または電流が差し引かれ、コモンモードノイズを除去するための信号を取得できます。差動ラインペアの低電圧振幅または電流駆動出力は、高速積分と低消費電力の要件を満たします。

6つの結論

電子技術の継続的な開発に伴い、高速PCBの設計を導き、検証するためにシグナルインテグリティの理論を理解することが不可欠です。この記事に要約されているいくつかの経験は、高速回路PCB設計者が開発サイクルを短縮し、不必要な迂回を回避し、人的資源と材料資源を節約するのに役立ちます。設計者は、実際の作業で研究と調査を続け、経験を蓄積し、新しいテクノロジーを組み合わせて、優れたパフォーマンスを備えた高速PCB回路基板を設計する必要があります。