1 प्रश्न

डिझाईन क्लिष्टता आणि इलेक्ट्रॉनिक सिस्टीमच्या एकत्रीकरणात मोठ्या प्रमाणात वाढ झाल्यामुळे, घड्याळाचा वेग आणि उपकरण वाढण्याची वेळ अधिक जलद होत आहे आणि हाय-स्पीड पीसीबी डिझाइन प्रक्रियेचा एक महत्त्वाचा भाग बनला आहे. हाय-स्पीड सर्किट डिझाइनमध्ये, सर्किट बोर्ड लाइनवरील इंडक्टन्स आणि कॅपेसिटन्स वायरला ट्रान्समिशन लाइनच्या समतुल्य बनवतात. टर्मिनेशन घटकांचे चुकीचे लेआउट किंवा हाय-स्पीड सिग्नलच्या चुकीच्या वायरिंगमुळे ट्रान्समिशन लाइन इफेक्ट समस्या उद्भवू शकतात, परिणामी सिस्टममधून चुकीचे डेटा आउटपुट, असामान्य सर्किट ऑपरेशन किंवा अगदी कोणतेही ऑपरेशन नाही. ट्रान्समिशन लाइन मॉडेलवर आधारित, सारांश, ट्रान्समिशन लाइन सर्किट डिझाइनमध्ये सिग्नल रिफ्लेक्शन, क्रॉसस्टॉक, इलेक्ट्रोमॅग्नेटिक इंटरफेरन्स, पॉवर सप्लाय आणि ग्राउंड नॉइज यासारखे प्रतिकूल परिणाम आणेल.

हाय-स्पीड PCB सर्किट बोर्ड डिझाइन करण्यासाठी जे विश्वसनीयरित्या कार्य करू शकते, लेआउट आणि राउटिंग दरम्यान उद्भवू शकणार्‍या काही अविश्वसनीय समस्यांचे निराकरण करण्यासाठी, उत्पादन विकास चक्र लहान करण्यासाठी आणि बाजारातील स्पर्धात्मकता सुधारण्यासाठी डिझाइनचा पूर्ण आणि काळजीपूर्वक विचार केला पाहिजे.

हाय-स्पीड पीसीबी डिझाइनसाठी PROTEL डिझाइन टूल्स कसे वापरावे

2 उच्च वारंवारता प्रणालीचे लेआउट डिझाइन

सर्किटच्या पीसीबी डिझाइनमध्ये, लेआउट हा एक महत्त्वाचा दुवा आहे. लेआउटचा परिणाम थेट वायरिंग इफेक्ट आणि सिस्टमच्या विश्वासार्हतेवर परिणाम करेल, जे संपूर्ण मुद्रित सर्किट बोर्ड डिझाइनमध्ये सर्वात जास्त वेळ घेणारे आणि कठीण आहे. उच्च-फ्रिक्वेंसी PCB च्या जटिल वातावरणामुळे उच्च-फ्रिक्वेंसी सिस्टमचे लेआउट डिझाइन शिकलेले सैद्धांतिक ज्ञान वापरणे कठीण होते. यासाठी आवश्यक आहे की मांडणी करणाऱ्या व्यक्तीला हाय-स्पीड PCB उत्पादनाचा समृद्ध अनुभव असणे आवश्यक आहे, जेणेकरून डिझाइन प्रक्रियेत वळसा टाळता येईल. सर्किट कामाची विश्वसनीयता आणि परिणामकारकता सुधारणे. मांडणीच्या प्रक्रियेत, यांत्रिक संरचना, उष्णता नष्ट होणे, इलेक्ट्रोमॅग्नेटिक हस्तक्षेप, भविष्यातील वायरिंगची सोय आणि सौंदर्यशास्त्र यांचा सर्वसमावेशक विचार केला पाहिजे.

सर्व प्रथम, लेआउट करण्यापूर्वी, संपूर्ण सर्किट फंक्शन्समध्ये विभागले गेले आहे. उच्च-फ्रिक्वेंसी सर्किट कमी-फ्रिक्वेंसी सर्किटपासून वेगळे केले जाते आणि अॅनालॉग सर्किट आणि डिजिटल सर्किट वेगळे केले जातात. प्रत्येक फंक्शनल सर्किट चिपच्या मध्यभागी शक्य तितक्या जवळ ठेवले जाते. जास्त लांब वायर्समुळे होणारा ट्रान्समिशन विलंब टाळा आणि कॅपेसिटरचा डीकपलिंग इफेक्ट सुधारा. याशिवाय, त्यांचा परस्पर प्रभाव कमी करण्यासाठी पिन आणि सर्किट घटक आणि इतर नळ्या यांच्यातील सापेक्ष स्थिती आणि दिशानिर्देशांकडे लक्ष द्या. परजीवी कपलिंग कमी करण्यासाठी सर्व उच्च-वारंवारता घटक चेसिस आणि इतर धातूच्या प्लेट्सपासून दूर असले पाहिजेत.

दुसरे, लेआउट दरम्यान घटकांमधील थर्मल आणि इलेक्ट्रोमॅग्नेटिक प्रभावांकडे लक्ष दिले पाहिजे. हे परिणाम विशेषतः उच्च-फ्रिक्वेंसी सिस्टमसाठी गंभीर आहेत आणि दूर ठेवण्यासाठी किंवा अलग ठेवण्यासाठी, उष्णता आणि ढाल या उपाययोजना केल्या पाहिजेत. हाय-पॉवर रेक्टिफायर ट्यूब आणि ऍडजस्टमेंट ट्यूब रेडिएटरसह सुसज्ज असावी आणि ट्रान्सफॉर्मरपासून दूर ठेवावी. इलेक्ट्रोलाइटिक कॅपेसिटरसारखे उष्णता-प्रतिरोधक घटक गरम घटकांपासून दूर ठेवावेत, अन्यथा इलेक्ट्रोलाइट सुकून जाईल, परिणामी प्रतिकार वाढेल आणि खराब कामगिरी होईल, ज्यामुळे सर्किटच्या स्थिरतेवर परिणाम होईल. संरक्षक संरचनेची व्यवस्था करण्यासाठी आणि विविध परजीवी कपलिंग्जचा परिचय टाळण्यासाठी लेआउटमध्ये पुरेशी जागा सोडली पाहिजे. मुद्रित सर्किट बोर्डवरील कॉइलमधील इलेक्ट्रोमॅग्नेटिक कपलिंग टाळण्यासाठी, कपलिंग गुणांक कमी करण्यासाठी दोन कॉइल काटकोनात ठेवल्या पाहिजेत. उभ्या प्लेट अलगावची पद्धत देखील वापरली जाऊ शकते. सर्किटमध्ये सोल्डर करण्यासाठी घटकाचे शिसे थेट वापरणे चांगले. आघाडी जितकी लहान असेल तितके चांगले. कनेक्टर आणि सोल्डरिंग टॅब वापरू नका कारण जवळच्या सोल्डरिंग टॅबमध्ये वितरित कॅपेसिटन्स आणि वितरीत इंडक्टन्स आहेत. क्रिस्टल ऑसिलेटर, आरआयएन, अॅनालॉग व्होल्टेज आणि संदर्भ व्होल्टेज सिग्नल ट्रेसभोवती उच्च-आवाज असलेले घटक ठेवणे टाळा.

शेवटी, अंगभूत गुणवत्ता आणि विश्वासार्हता सुनिश्चित करताना, एकूण सौंदर्य लक्षात घेता, सर्किट बोर्डचे वाजवी नियोजन केले पाहिजे. घटक बोर्ड पृष्ठभागाच्या समांतर किंवा लंब असले पाहिजेत आणि मुख्य बोर्डच्या काठावर समांतर किंवा लंब असावेत. बोर्ड पृष्ठभागावरील घटकांचे वितरण शक्य तितके समान असावे आणि घनता सुसंगत असावी. अशा प्रकारे, ते केवळ सुंदरच नाही तर एकत्र करणे आणि जोडणे सोपे आहे आणि मोठ्या प्रमाणात उत्पादन करणे सोपे आहे.

3 उच्च वारंवारता प्रणालीचे वायरिंग

उच्च-फ्रिक्वेंसी सर्किट्समध्ये, कनेक्टिंग वायर्सचे प्रतिरोध, कॅपेसिटन्स, इंडक्टन्स आणि म्युच्युअल इंडक्टन्सचे वितरण पॅरामीटर्स दुर्लक्षित केले जाऊ शकत नाहीत. विरोधी हस्तक्षेपाच्या दृष्टीकोनातून, वाजवी वायरिंग म्हणजे सर्किटमधील रेझिस्टन्स, डिस्ट्रिब्युटेड कॅपेसिटन्स आणि स्ट्रे इंडक्टन्स कमी करण्याचा प्रयत्न करणे. , परिणामी भटके चुंबकीय क्षेत्र कमीतकमी कमी केले जाते, जेणेकरून वितरित कॅपेसिटन्स, गळती चुंबकीय प्रवाह, इलेक्ट्रोमॅग्नेटिक म्युच्युअल इंडक्टन्स आणि आवाजामुळे होणारे इतर हस्तक्षेप दाबले जातात.

चीनमध्ये PROTEL डिझाइन टूल्सचा वापर खूप सामान्य आहे. तथापि, बरेच डिझाइनर फक्त “ब्रॉडबँड दर” वर लक्ष केंद्रित करतात आणि डिव्हाइस वैशिष्ट्यांमधील बदलांशी जुळवून घेण्यासाठी PROTEL डिझाइन साधनांद्वारे केलेल्या सुधारणांचा वापर डिझाइनमध्ये केला गेला नाही, ज्यामुळे केवळ डिझाइन साधन संसाधनांचा अधिक अपव्यय होतो. गंभीर, ज्यामुळे अनेक नवीन उपकरणांचे उत्कृष्ट कार्यप्रदर्शन प्लेमध्ये आणणे कठीण होते.

PROTEL99 SE टूल पुरवू शकतील अशा काही विशेष फंक्शन्सचा परिचय खालीलप्रमाणे आहे.

(1) उच्च-फ्रिक्वेंसी सर्किट उपकरणाच्या पिनमधील शिसे शक्य तितक्या कमी वाकल्या पाहिजेत. संपूर्ण सरळ रेषा वापरणे चांगले. वाकणे आवश्यक असताना, 45° बेंड किंवा आर्क्स वापरले जाऊ शकतात, जे उच्च-फ्रिक्वेंसी सिग्नल आणि परस्पर हस्तक्षेपाचे बाह्य उत्सर्जन कमी करू शकतात. यांच्यातील कपलिंग. राउटिंगसाठी PROTEL वापरताना, तुम्ही “डिझाइन” मेनूच्या “नियम” मेनूमधील “राउटिंग कॉर्नर” मध्ये 45-डिग्री किंवा गोलाकार निवडू शकता. ओळींमध्‍ये झटपट स्विच करण्‍यासाठी तुम्ही शिफ्ट + स्पेस की देखील वापरू शकता.

(2) उच्च-फ्रिक्वेंसी सर्किट उपकरणाच्या पिनमधील शिसे जितके लहान असतील तितके चांगले.

PROTEL 99 सर्वात कमी वायरिंग पूर्ण करण्याचा सर्वात प्रभावी मार्ग म्हणजे स्वयंचलित वायरिंगपूर्वी वैयक्तिक की हाय-स्पीड नेटवर्कसाठी वायरिंगची नियुक्ती करणे. “डिझाइन” मेनूमधील “नियम” मध्ये “रूटिंग टोपोलॉजी”.

सर्वात लहान निवडा.

(३) उच्च-फ्रिक्वेंसी सर्किट उपकरणांच्या पिनमधील शिशाच्या थरांचे आवर्तन शक्य तितके लहान आहे. म्हणजेच, घटक जोडणी प्रक्रियेत जितके कमी वायस वापरले जातील तितके चांगले.

एक via सुमारे 0.5pF वितरित कॅपेसिटन्स आणू शकतो आणि व्हिआची संख्या कमी केल्याने वेग लक्षणीयरीत्या वाढू शकतो.

(४) उच्च-फ्रिक्वेंसी सर्किट वायरिंगसाठी, सिग्नल लाइनच्या समांतर वायरिंगद्वारे, म्हणजेच क्रॉसस्टॉकद्वारे सादर केलेल्या “क्रॉस इंटरफेरन्स”कडे लक्ष द्या. समांतर वितरण अपरिहार्य असल्यास, समांतर सिग्नल लाईनच्या विरुद्ध बाजूस “जमिनीचे” मोठे क्षेत्र व्यवस्थापित केले जाऊ शकते.

मोठ्या प्रमाणात हस्तक्षेप कमी करण्यासाठी. समान लेयरमध्ये समांतर वायरिंग जवळजवळ अपरिहार्य आहे, परंतु दोन समीप स्तरांमध्ये, वायरिंगची दिशा एकमेकांना लंब असणे आवश्यक आहे. PROTEL मध्ये हे करणे अवघड नाही परंतु दुर्लक्ष करणे सोपे आहे. “डिझाइन” मेनू “नियम” मधील “RoutingLayers” मध्ये, Toplayer साठी Horizontal आणि BottomLayer साठी Vertical निवडा. याव्यतिरिक्त, “पॉलीगोनप्लेन” “जागा” मध्ये प्रदान केले आहे

पॉलीगोनल ग्रिड कॉपर फॉइल पृष्ठभागाचे कार्य, जर तुम्ही संपूर्ण मुद्रित सर्किट बोर्डच्या पृष्ठभागाच्या रूपात बहुभुज ठेवला आणि हे तांबे सर्किटच्या GND शी जोडले तर ते उच्च वारंवारता विरोधी हस्तक्षेप क्षमता सुधारू शकते, त्यात देखील आहे. उष्णतेचा अपव्यय आणि मुद्रण मंडळाच्या मजबुतीसाठी अधिक फायदे.

(5) विशेषतः महत्त्वाच्या सिग्नल लाईन्स किंवा स्थानिक युनिट्ससाठी जमिनीवर वायर संलग्न करण्याच्या उपायांची अंमलबजावणी करा. “टूल्स” मध्ये “आउटलाइन निवडलेल्या वस्तू” प्रदान केल्या आहेत आणि हे फंक्शन निवडलेल्या महत्त्वाच्या सिग्नल लाईन्सच्या (जसे की ऑसिलेशन सर्किट LT आणि X1) आपोआप “ग्राउंड रॅप” करण्यासाठी वापरले जाऊ शकते.

(6) साधारणपणे, सर्किटची पॉवर लाइन आणि ग्राउंडिंग लाइन सिग्नल लाइनपेक्षा रुंद असतात. नेटवर्कचे वर्गीकरण करण्यासाठी तुम्ही “डिझाइन” मेनूमधील “वर्ग” वापरू शकता, जे पॉवर नेटवर्क आणि सिग्नल नेटवर्कमध्ये विभागलेले आहे. वायरिंगचे नियम सेट करणे सोयीचे आहे. पॉवर लाईन आणि सिग्नल लाईनची लाईन रुंदी स्विच करा.

(७) विविध प्रकारचे वायरिंग लूप बनवू शकत नाहीत आणि ग्राउंड वायर चालू लूप बनवू शकत नाही. जर लूप सर्किट तयार केले तर ते सिस्टममध्ये खूप हस्तक्षेप करेल. यासाठी डेझी चेन वायरिंग पद्धत वापरली जाऊ शकते, ज्यामुळे वायरिंग दरम्यान लूप, फांद्या किंवा स्टंप तयार होणे टाळता येते, परंतु यामुळे वायरिंग सोपे नसण्याची समस्या देखील येते.

(8) विविध चिप्सच्या डेटा आणि डिझाइननुसार, पॉवर सप्लाय सर्किटद्वारे पास केलेल्या विद्युत् प्रवाहाचा अंदाज लावा आणि आवश्यक वायरची रुंदी निश्चित करा. प्रायोगिक सूत्रानुसार: W (रेषा रुंदी) ≥ L (mm/A) × I (A).

वर्तमानानुसार, पॉवर लाइनची रुंदी वाढवण्याचा प्रयत्न करा आणि लूपचा प्रतिकार कमी करा. त्याच वेळी, पॉवर लाइन आणि ग्राउंड लाइनची दिशा डेटा ट्रान्समिशनच्या दिशेने सुसंगत बनवा, ज्यामुळे आवाज विरोधी क्षमता वाढविण्यात मदत होते. आवश्यकतेनुसार, उच्च-फ्रिक्वेंसी आवाजाचे वहन रोखण्यासाठी तांब्याच्या वायरच्या जखमेच्या फेराइटने बनविलेले उच्च-फ्रिक्वेंसी चोक डिव्हाइस पॉवर लाइन आणि ग्राउंड लाइनमध्ये जोडले जाऊ शकते.

(९) समान नेटवर्कची वायरिंग रुंदी समान ठेवली पाहिजे. रेषेच्या रुंदीतील तफावत असमान रेषेच्या वैशिष्ट्यपूर्ण प्रतिबाधास कारणीभूत ठरेल. जेव्हा प्रक्षेपण गती जास्त असते, तेव्हा प्रतिबिंब होईल, जे डिझाइनमध्ये शक्य तितके टाळले पाहिजे. त्याच वेळी, समांतर रेषांच्या ओळीची रुंदी वाढवा. जेव्हा रेषेच्या मध्यभागी अंतर रेषेच्या रुंदीच्या 9 पट जास्त नसते, तेव्हा 3% विद्युत क्षेत्र परस्पर हस्तक्षेपाशिवाय राखले जाऊ शकते, ज्याला 70W तत्त्व म्हणतात. अशा प्रकारे, समांतर रेषांमुळे वितरित कॅपेसिटन्स आणि वितरित इंडक्टन्सच्या प्रभावावर मात करता येते.

4 पॉवर कॉर्ड आणि ग्राउंड वायरची रचना

उच्च-फ्रिक्वेंसी सर्किटद्वारे सादर केलेल्या वीज पुरवठा आवाज आणि लाइन प्रतिबाधामुळे व्होल्टेज ड्रॉप सोडवण्यासाठी, उच्च-फ्रिक्वेंसी सर्किटमध्ये वीज पुरवठा प्रणालीची विश्वासार्हता पूर्णपणे विचारात घेणे आवश्यक आहे. साधारणपणे दोन उपाय आहेत: एक म्हणजे वायरिंगसाठी पॉवर बस तंत्रज्ञान वापरणे; दुसरा वेगळा वीज पुरवठा स्तर वापरणे आहे. तुलनेत, नंतरची उत्पादन प्रक्रिया अधिक क्लिष्ट आहे आणि खर्च अधिक महाग आहे. म्हणून, नेटवर्क-प्रकारचे पॉवर बस तंत्रज्ञान वायरिंगसाठी वापरले जाऊ शकते, जेणेकरून प्रत्येक घटक वेगळ्या लूपशी संबंधित असेल आणि नेटवर्कवरील प्रत्येक बसमधील विद्युत प्रवाह संतुलित असेल, ज्यामुळे लाइनच्या प्रतिबाधामुळे व्होल्टेज ड्रॉप कमी होईल.

उच्च-फ्रिक्वेंसी ट्रान्समिशन पॉवर तुलनेने मोठी आहे, आपण तांबेचे मोठे क्षेत्र वापरू शकता आणि एकाधिक ग्राउंडिंगसाठी जवळपास कमी-प्रतिरोधक ग्राउंड प्लेन शोधू शकता. कारण ग्राउंडिंग लीडचे इंडक्टन्स वारंवारता आणि लांबीच्या प्रमाणात असते, जेव्हा ऑपरेटिंग वारंवारता जास्त असेल तेव्हा सामान्य ग्राउंड प्रतिबाधा वाढेल, ज्यामुळे सामान्य ग्राउंड प्रतिबाधामुळे निर्माण होणारा इलेक्ट्रोमॅग्नेटिक हस्तक्षेप वाढेल, म्हणून ग्राउंड वायरची लांबी शक्य तितक्या लहान असणे आवश्यक आहे. सिग्नल लाइनची लांबी कमी करण्याचा प्रयत्न करा आणि ग्राउंड लूपचे क्षेत्रफळ वाढवा.

चिपच्या पॉवर आणि ग्राउंडवर एक किंवा अनेक उच्च-फ्रिक्वेंसी डिकपलिंग कॅपेसिटर सेट करा जेणेकरून एकात्मिक चिपच्या क्षणिक प्रवाहासाठी जवळचा उच्च-फ्रिक्वेंसी चॅनेल प्रदान करा, जेणेकरून विद्युत प्रवाह मोठ्या लूपसह वीज पुरवठा लाइनमधून जाणार नाही. क्षेत्रफळ, ज्यामुळे बाहेरून निघणारा आवाज मोठ्या प्रमाणात कमी होतो. डिकपलिंग कॅपेसिटर म्हणून चांगले उच्च-फ्रिक्वेंसी सिग्नल असलेले मोनोलिथिक सिरॅमिक कॅपेसिटर निवडा. सर्किट चार्जिंगसाठी एनर्जी स्टोरेज कॅपेसिटर म्हणून इलेक्ट्रोलाइटिक कॅपेसिटरऐवजी मोठ्या-क्षमतेचे टॅंटलम कॅपेसिटर किंवा पॉलिस्टर कॅपेसिटर वापरा. इलेक्ट्रोलाइटिक कॅपेसिटरचे वितरित इंडक्टन्स मोठे असल्याने, ते उच्च वारंवारतेसाठी अवैध आहे. इलेक्ट्रोलाइटिक कॅपेसिटर वापरताना, चांगल्या उच्च-फ्रिक्वेंसी वैशिष्ट्यांसह डीकपलिंग कॅपेसिटरसह जोड्यांमध्ये त्यांचा वापर करा.

5 इतर हाय-स्पीड सर्किट डिझाइन तंत्र

इम्पीडन्स मॅचिंग म्हणजे कार्यरत अवस्थेचा संदर्भ ज्यामध्ये जास्तीत जास्त पॉवर आउटपुट मिळविण्यासाठी लोड प्रतिबाधा आणि उत्तेजित स्त्रोताचा अंतर्गत प्रतिबाधा एकमेकांशी जुळवून घेतले जातात. हाय-स्पीड पीसीबी वायरिंगसाठी, सिग्नल रिफ्लेक्शन टाळण्यासाठी, सर्किटचा प्रतिबाधा 50 Ω असणे आवश्यक आहे. ही अंदाजे आकृती आहे. साधारणपणे, कोएक्सियल केबलचा बेसबँड 50 Ω, वारंवारता बँड 75 Ω आणि वळलेली वायर 100 Ω आहे असे नमूद केले आहे. जुळणीच्या सोयीसाठी हे फक्त पूर्णांक आहे. विशिष्ट सर्किट विश्लेषणानुसार, समांतर एसी टर्मिनेशनचा अवलंब केला जातो आणि रेझिस्टर आणि कॅपेसिटर नेटवर्कचा वापर समाप्ती प्रतिबाधा म्हणून केला जातो. टर्मिनेशन रेझिस्टन्स R हे ट्रान्समिशन लाईन प्रतिबाधा Z0 पेक्षा कमी किंवा समान असणे आवश्यक आहे आणि कॅपेसिटन्स C 100 pF पेक्षा जास्त असणे आवश्यक आहे. 0.1UF मल्टीलेयर सिरेमिक कॅपेसिटर वापरण्याची शिफारस केली जाते. कॅपेसिटरमध्ये कमी वारंवारता अवरोधित करणे आणि उच्च वारंवारता उत्तीर्ण करण्याचे कार्य आहे, म्हणून प्रतिरोधक आर हा ड्रायव्हिंग स्त्रोताचा डीसी लोड नाही, म्हणून या समाप्ती पद्धतीमध्ये कोणताही डीसी वीज वापर नाही.

क्रॉसस्टॉक म्हणजे ट्रान्समिशन लाईनवर सिग्नल प्रसारित होत असताना समीप ट्रान्समिशन लाईन्समध्ये इलेक्ट्रोमॅग्नेटिक कपलिंगमुळे होणारा अनिष्ट व्होल्टेज आवाजाचा हस्तक्षेप होय. कपलिंग कॅपेसिटिव्ह कपलिंग आणि प्रेरक कपलिंगमध्ये विभागले गेले आहे. अत्यधिक क्रॉसस्टॉकमुळे सर्किटचे खोटे ट्रिगर होऊ शकते आणि सिस्टम सामान्यपणे कार्य करण्यास अयशस्वी होऊ शकते. क्रॉसस्टॉकच्या काही वैशिष्ट्यांनुसार, क्रॉसस्टॉक कमी करण्याच्या अनेक मुख्य पद्धतींचा सारांश दिला जाऊ शकतो:

(1) ओळीतील अंतर वाढवा, समांतर लांबी कमी करा आणि आवश्यक असल्यास वायरिंगसाठी जॉग पद्धत वापरा.

(२) जेव्हा हाय-स्पीड सिग्नल लाईन्स अटी पूर्ण करतात, तेव्हा टर्मिनेशन मॅचिंग जोडल्याने परावर्तन कमी किंवा काढून टाकता येतात, ज्यामुळे क्रॉसस्टॉक कमी होतो.

(३) मायक्रोस्ट्रीप ट्रान्समिशन लाइन्स आणि स्ट्रिप ट्रान्समिशन लाइन्ससाठी, ट्रेसची उंची जमिनीच्या वरच्या मर्यादेपर्यंत मर्यादित ठेवल्याने क्रॉसस्टॉक लक्षणीयरीत्या कमी होऊ शकतो.

(४) जेव्हा वायरिंगची जागा परवानगी देते, तेव्हा दोन वायर्समध्ये अधिक गंभीर क्रॉसस्टॉकसह ग्राउंड वायर घाला, जे अलगावमध्ये भूमिका बजावू शकते आणि क्रॉसस्टॉक कमी करू शकते.

पारंपारिक पीसीबी डिझाइनमध्ये हाय-स्पीड विश्लेषण आणि सिम्युलेशन मार्गदर्शनाच्या कमतरतेमुळे, सिग्नलच्या गुणवत्तेची हमी दिली जाऊ शकत नाही आणि प्लेट बनविण्याच्या चाचणीपर्यंत बहुतेक समस्या शोधल्या जाऊ शकत नाहीत. हे डिझाइनची कार्यक्षमता मोठ्या प्रमाणात कमी करते आणि किंमत वाढवते, जे तीव्र बाजारातील स्पर्धेमध्ये स्पष्टपणे गैरसोयीचे आहे. म्हणून, हाय-स्पीड PCB डिझाइनसाठी, उद्योगातील लोकांनी एक नवीन डिझाइन कल्पना प्रस्तावित केली आहे, जी “टॉप-डाउन” डिझाइन पद्धत बनली आहे. विविध धोरणांचे विश्लेषण आणि ऑप्टिमायझेशन केल्यानंतर, बहुतेक संभाव्य समस्या टाळल्या गेल्या आहेत आणि बरीच बचत केली गेली आहे. प्रकल्पाचे बजेट पूर्ण झाले आहे, उच्च-गुणवत्तेचे मुद्रित फलक तयार केले आहेत आणि त्रासदायक आणि खर्चिक चाचणी त्रुटी टाळल्या आहेत याची खात्री करण्यासाठी वेळ आहे.

डिजिटल सिग्नल प्रसारित करण्यासाठी विभेदक रेषांचा वापर हा हाय-स्पीड डिजिटल सर्किट्समधील सिग्नल अखंडता नष्ट करणाऱ्या घटकांवर नियंत्रण ठेवण्यासाठी एक प्रभावी उपाय आहे. मुद्रित सर्किट बोर्डवरील विभेदक रेषा अर्ध-टीईएम मोडमध्ये कार्यरत असलेल्या विभेदक मायक्रोवेव्ह इंटिग्रेटेड ट्रान्समिशन लाइन जोडीच्या समतुल्य आहे. त्यापैकी, PCB च्या वरच्या किंवा खालच्या बाजूला असलेली विभेदक रेषा कपल्ड मायक्रोस्ट्रीप लाईनशी समतुल्य आहे आणि मल्टीलेयर PCB च्या आतील लेयरवर स्थित आहे विभेदक रेषा ब्रॉडसाइड कपल्ड स्ट्रिप लाईनच्या समतुल्य आहे. डिजिटल सिग्नल विषम-मोड ट्रान्समिशन मोडमध्ये विभेदक रेषेवर प्रसारित केला जातो, म्हणजेच, सकारात्मक आणि नकारात्मक सिग्नलमधील फेज फरक 180° आहे आणि आवाज एका सामान्य मोडमध्ये भिन्न रेषांच्या जोडीवर जोडला जातो. सर्किटचा व्होल्टेज किंवा प्रवाह वजा केला जातो, ज्यामुळे सामान्य मोडचा आवाज दूर करण्यासाठी सिग्नल मिळवता येतो. विभेदक रेखा जोडीचे कमी-व्होल्टेज मोठेपणा किंवा वर्तमान ड्राइव्ह आउटपुट उच्च-गती एकीकरण आणि कमी वीज वापराच्या आवश्यकता पूर्ण करते.

6 समारोप शेरा

इलेक्ट्रॉनिक तंत्रज्ञानाच्या सतत विकासासह, हाय-स्पीड पीसीबीच्या डिझाइनचे मार्गदर्शन आणि पडताळणी करण्यासाठी सिग्नल अखंडतेचा सिद्धांत समजून घेणे अत्यावश्यक आहे. या लेखात सारांशित केलेले काही अनुभव हाय-स्पीड सर्किट पीसीबी डिझायनर्सना विकास चक्र कमी करण्यास, अनावश्यक वळण टाळण्यास आणि मनुष्यबळ आणि भौतिक संसाधने वाचविण्यात मदत करू शकतात. डिझायनर्सनी प्रत्यक्ष कामात संशोधन आणि एक्सप्लोर करत राहणे, अनुभव जमा करणे सुरू ठेवणे आणि उत्कृष्ट कामगिरीसह हाय-स्पीड PCB सर्किट बोर्ड डिझाइन करण्यासाठी नवीन तंत्रज्ञानाची जोड देणे आवश्यक आहे.