1問題

隨著電子系統設計複雜度和集成度的大規模增加，時鐘速度和器件上升時間越來越快，並且 高速印刷電路板 設計已成為設計過程的重要組成部分。 在高速電路設計中，電路板線路上的電感和電容使導線相當於一條傳輸線。 終端元件佈局不正確或高速信號佈線不正確都會引起傳輸線效應問題，導致系統輸出錯誤數據、電路運行異常甚至根本不運行。 基於傳輸線模型，總結起來，傳輸線會給電路設計帶來信號反射、串擾、電磁干擾、電源和地噪聲等不利影響。

為了設計出能夠可靠工作的高速PCB電路板，設計時必須充分考慮周全，解決佈局佈線過程中可能出現的一些不可靠問題，縮短產品開發週期，提高市場競爭力。

如何使用PROTEL設計工具進行高速PCB設計

2 高頻系統佈局設計

在電路的PCB設計中，佈局是一個重要的環節。 佈局的結果將直接影響佈線效果和系統的可靠性，是整個印製電路板設計中最耗時也最困難的。 高頻PCB的複雜環境使得高頻系統的佈局設計難以運用所學的理論知識。 它要求佈局的人必須有豐富的高速PCB製造經驗，以免在設計過程中走彎路。 提高電路工作的可靠性和有效性。 在佈局過程中，要綜合考慮機械結構、散熱、電磁干擾、日後佈線的方便性和美觀性。

首先，在佈局之前，將整個電路分為功能。 高頻電路與低頻電路分離，模擬電路與數字電路分離。 每個功能電路都盡可能靠近芯片的中心放置。 避免導線過長造成的傳輸延遲，提高電容的去耦效果。 另外要注意管腳與電路元件和其他管子的相對位置和方向，以減少它們之間的相互影響。 所有高頻元件應遠離機箱和其他金屬板，以減少寄生耦合。

其次，在佈局時要注意元件之間的熱效應和電磁效應。 這些影響對於高頻系統尤為嚴重，應採取遠離或隔離、散熱和屏蔽的措施。 大功率整流管和調節管應裝有散熱器，並遠離變壓器。 電解電容等耐熱元件應遠離發熱元件，否則電解液會變乾，導致電阻增大，性能變差，影響電路的穩定性。 佈局中應留有足夠的空間來佈置保護結構，防止引入各種寄生耦合。 為防止印刷電路板上的線圈之間發生電磁耦合，兩個線圈應成直角放置，以降低耦合係數。 也可以採用垂直板隔離的方法。 最好直接使用要焊接到電路的元件的引線。 引線越短越好。 不要使用連接器和焊片，因為相鄰焊片之間存在分佈電容和分佈電感。 避免在晶體振盪器、RIN、模擬電壓和參考電壓信號走線周圍放置高噪聲元件。

最後，在保證內在質量和可靠性的同時，在兼顧整體美觀的同時，要進行合理的電路板規劃。 元件應平行或垂直於板面，平行或垂直於主板邊緣。 元件在板面上的分佈要盡量均勻，密度要一致。 這樣，不僅美觀，而且易於組裝和焊接，易於批量生產。

3 高頻系統接線

在高頻電路中，連接線的電阻、電容、電感、互感等分佈參數不可忽視。 從抗干擾的角度考慮，合理佈線就是盡量減少電路中的線路電阻、分佈電容和雜散電感。 ，由此產生的雜散磁場被降低到最小，從而抑制了噪聲引起的分佈電容、漏磁通、電磁互感等乾擾。

PROTEL設計工具在中國的應用已經相當普遍。 然而，很多設計者只關注“寬帶率”，而PROTEL設計工具為適應器件特性變化而做出的改進並沒有在設計中得到應用，這不僅使得設計工具資源的浪費更多嚴重，這使得許多新設備的出色性能難以發揮。

下面介紹一些 PROTEL99 SE 工具可以提供的特殊功能。

(1) 高頻電路器件引腳之間的引線應盡量少彎曲。 最好使用完整的直線。 需要彎曲時，可採用45°彎曲或圓弧，可減少高頻信號的外部發射和相互干擾。 之間的耦合。 使用 PROTEL 進行佈線時，可以在“設計”菜單的“規則”菜單中的“佈線角”中選擇 45 度或圓角。 您還可以使用 shift + 空格鍵在行之間快速切換。

(2)高頻電路器件的引腳之間的引線越短越好。

PROTEL 99 滿足最短佈線的最有效方法是在自動佈線之前對各個關鍵高速網絡進行佈線預約。 “設計”菜單中“規則”中的“路由拓撲”

選擇最短。

(3) 高頻電路器件引腳之間的引線層交替盡可能小。 也就是說，元件連接過程中使用的過孔越少越好。

一個過孔可以帶來大約0.5pF的分佈電容，減少過孔數量可以顯著提高速度。

(4)對於高頻電路佈線，要注意信號線平行佈線引入的“交叉干擾”，即串擾。 如果不能避免平行分佈，可以在平行信號線的對側佈置大面積的“地”

大大減少干擾。 同一層的平行佈線幾乎是不可避免的，但是在相鄰的兩個層中，佈線的方向必須相互垂直。 這在 PROTEL 中並不難做到，但很容易被忽視。 在“設計”菜單“規則”中的“RouTIngLayers”中，Toplayer選擇Horizo​​ntal，BottomLayer選擇VerTIcal。 此外，在“地方”中提供了“Polygonplane”

多邊形網格銅箔表面的作用，如果將多邊形作為整個印刷電路板的一個表面，並將這塊銅連接到電路的GND，可以提高高頻抗干擾能力，它還具有對散熱和印刷板強度有更大的好處。

(5)對特別重要的信號線或本地單元實施地線封閉措施。 在“工具”中提供了“勾畫選定對象”，該功能可用於對選定的重要信號線（如振盪電路LT和X1）自動“包地”。

(6)一般電路的電源線和地線都比信號線寬。 您可以使用“設計”菜單中的“類別”對網絡進行分類，分為電力網絡和信號網絡。 方便設置接線規則。 切換電源線和信號線的線寬。

(7)各種接線不能形成迴路，地線不能形成電流迴路。 如果產生環路，會對系統造成很大的干擾。 為此可以採用菊花鏈佈線方式，可以有效避免佈線時形成迴路、分支或樹樁，但也會帶來不易佈線的問題。

(8)根據各種芯片的數據和設計，估算電源電路通過的電流，確定所需的線寬。 根據經驗公式：W（線寬）≥L（mm/A）×I（A）。

根據電流，盡量增加電源線的寬度，降低迴路電阻。 同時，使電源線和地線的方向與數據傳輸方向一致，有助於增強抗噪聲能力。 必要時，可在電源線和地線上加裝銅線繞鐵氧體製成的高頻扼流裝置，以阻隔高頻噪聲的傳導。

(9) 同一網絡的佈線寬度應保持一致。 線寬的變化會導致不均勻的線特性阻抗。 當傳輸速度較高時，會發生反射，在設計中應盡量避免。 同時，增加平行線的線寬。 當線中心距不超過線寬的3倍時，可以保持70%的電場互不干擾，稱為3W原理。 這樣就可以克服平行線引起的分佈電容和分佈電感的影響。

4 電源線和地線的設計

為了解決高頻電路引入的電源噪聲和線路阻抗引起的壓降，必須充分考慮高頻電路中供電系統的可靠性。 一般有兩種解決方案：一是採用電源總線技術進行佈線； 另一種是使用單獨的電源層。 相比之下，後者的製造工藝更複雜，成本也更高。 因此，可以採用網絡式電源總線技術進行佈線，使每個元件屬於不同的迴路，網絡上每條總線上的電流趨於平衡，減少線路阻抗引起的壓降。

高頻發射功率比較大，可以用大面積的銅，在附近找一個低阻的地平面進行多重接地。 因為接地線的電感量與頻率和長度成正比，工作頻率高時共地阻抗會增加，會增加共地阻抗產生的電磁干擾，所以地線的長度為要求盡可能短。 盡量減少信號線的長度，增加接地迴路的面積。

在芯片的電源和地設置一個或幾個高頻去耦電容，為集成芯片的瞬態電流提供就近的高頻通道，使電流不通過大迴路的電源線面積，從而大大減少輻射到外界的噪音。 選擇高頻信號好的單片陶瓷電容作為去耦電容。 使用大容量鉭電容或滌綸電容代替電解電容作為儲能電容進行電路充電。 由於電解電容的分佈電感較大，對高頻無效。 使用電解電容時，請與高頻特性好的去耦電容成對使用。

5 其他高速電路設計技術

阻抗匹配是指負載阻抗與激勵源的內部阻抗相互適應以獲得最大功率輸出的工作狀態。 對於高速PCB佈線，為了防止信號反射，要求電路阻抗為50Ω。 這是一個近似數字。 一般規定同軸電纜的基帶為50Ω，頻帶為75Ω，雙絞線為100Ω。 它只是一個整數，為了匹配方便。 根據具體電路分析，採用並聯交流端接，電阻電容網絡作為端接阻抗。 終端電阻 R 必須小於或等於傳輸線阻抗 Z0，電容 C 必須大於 100 pF。 推薦使用0.1UF多層陶瓷電容。 電容具有阻低頻通高頻的作用，所以電阻R不是驅動源的直流負載，所以這種端接方式沒有任何直流功耗。

串擾是指信號在傳輸線上傳播時，由於電磁耦合到相鄰傳輸線而引起的不希望有的電壓噪聲干擾。 耦合分為電容耦合和電感耦合。 過大的串擾可能會導致電路誤觸發，導致系統無法正常工作。 根據串擾的一些特點，可以總結出幾種減少串擾的主要方法：

(1) 增加線距，減少平行長度，必要時採用點動法接線。

(2)當高速信號線滿足條件時，增加端接匹配可以減少或消除反射，從而減少串擾。

(3)對於微帶傳輸線和帶狀傳輸線，將走線高度限制在地平面以上的範圍內可以顯著降低串擾。

(4)在佈線空間允許的情況下，在串擾比較嚴重的兩根導線之間插入一根地線，可以起到隔離和減少串擾的作用。

由於傳統PCB設計中缺乏高速分析和仿真指導，信號質量無法保證，大部分問題要到製版測試才能發現。 這大大降低了設計效率，增加了成本，在激烈的市場競爭中顯然處於劣勢。 因此，對於高速PCB設計，業內人士提出了一種全新的設計思路，​​成為一種“自頂向下”的設計方法。 經過各種策略分析和優化，大部分可能出現的問題都被規避了，節省了很多。 確保滿足項目預算、生產高質量印製板並避免繁瑣且代價高昂的測試錯誤的時間。

使用差分線傳輸數字信號是控制高速數字電路中破壞信號完整性的因素的有效措施。 印刷電路板上的差分線相當於工作在準TEM模式下的差分微波集成傳輸線對。 其中，PCB頂部或底部的差分線相當於耦合微帶線，位於多層PCB內層的差分線相當於寬邊耦合帶線。 數字信號以奇模傳輸方式在差分線上傳輸，即正負信號的相位差為180°，噪聲以共模方式耦合在一對差分線上。 減去電路的電壓或電流，從而得到消除共模噪聲的信號。 差分線對的低電壓幅值或電流驅動輸出滿足了高速集成和低功耗的要求。

6 結束語

隨著電子技術的不斷發展，理解信號完整性理論來指導和驗證高速PCB的設計勢在必行。 本文總結的一些經驗可以幫助高速電路PCB設計人員縮短開發週期，避免走不必要的彎路，節省人力物力。 設計人員必須在實際工作中不斷研究探索，不斷積累經驗，結合新技術，設計出性能優異的高速PCB電路板。