1 Froen

Mat der grousser Erhéijung vun der Designkomplexitéit an der Integratioun vun elektronesche Systemer, ginn d’Auergeschwindegkeet an d’Steigerzäite vum Apparat ëmmer méi séier a méi séier, an Héich-Vitesse PCB Design ass e wichtege Bestanddeel vum Designprozess ginn. Am Héich-Vitesse Circuit Design, der inductance an capacitance op der Circuit Verwaltungsrot Linn maachen den Drot gläichwäerteg zu enger Transmissioun Linn. Falsch Layout vun Terminatiounskomponenten oder falsch Verdrahtung vu High-Speed-Signaler kënnen Iwwerdroungslinneffektproblemer verursaachen, wat zu falschen Dateausgab vum System resultéiert, anormal Circuitbetrieb oder souguer keng Operatioun. Baséierend op den Iwwerdroungslinnmodell, fir ze resuméieren, bréngt d’Transmissiounslinn negativ Effekter wéi Signalreflexioun, Crosstalk, elektromagnetesch Interferenz, Stroumversuergung a Buedemrauschen un de Circuitdesign.

Fir e High-Speed-PCB Circuit Board ze designen, deen zouverlässeg funktionéiere kann, muss den Design voll a suergfälteg berücksichtegt ginn fir e puer onzouverlässeg Probleemer ze léisen, déi während dem Layout a Routing optrieden, de Produktentwécklungszyklus verkierzen, a Maart Kompetitivitéit verbesseren.

Wéi benotzen PROTEL Design Tools fir Héich-Vitesse PCB Design

2 Layout Design vun héich Frequenz System

Am PCB Design vum Circuit ass de Layout e wichtege Link. D’Resultat vum Layout beaflosst direkt d’Verdrahtungseffekt an d’Zouverlässegkeet vum System, wat am meeschten Zäitopwendeg a schwéier am ganze gedréckte Circuit Verwaltungsrot Design ass. Déi komplex Ëmwelt vun héich-Frequenz PCB mécht de Layout Design vun der héich-Frequenz System schwéier der geléiert theoretesch Wëssen ze benotzen. Et erfuerdert datt d’Persoun, déi leet, räich Erfahrung an der High-Speed-PCB-Fabrikatioun muss hunn, fir Ëmstänn am Designprozess ze vermeiden. Verbessert d’Zouverlässegkeet an d’Effizienz vun der Circuitaarbecht. Am Layoutprozess sollt eng ëmfaassend Berücksichtegung un d’mechanesch Struktur, d’Hëtztvergëftung, d’elektromagnetesch Interferenz, d’Bequemlechkeet vun der zukünfteger Verdrahtung an der Ästhetik.

Éischt vun all, virum Layout, ass de ganze Circuit a Funktiounen opgedeelt. Den Héichfrequenz Circuit ass vum Low-Frequenz Circuit getrennt, an den Analog Circuit an den digitale Circuit sinn getrennt. All funktionell Circuit ass sou no wéi méiglech un den Zentrum vum Chip gesat. Vermeit d’Transmissiounsverzögerung verursaacht duerch exzessiv laang Drot, a verbessert den Ofkupplungseffekt vun den Kondensatoren. Zousätzlech oppassen op déi relativ Positiounen a Richtungen tëscht de Pins a Circuitkomponenten an aner Réier fir hiren géigesäitege Afloss ze reduzéieren. All héich-Frequenz Komponente soll wäit ewech vum Chassis an aner Metal Placke ginn parasitic Kopplung ze reduzéieren.

Zweetens, Opmierksamkeet soll op d’thermesch an elektromagnetesch Effekter tëscht Komponente während Layout bezuelt ginn. Dës Effekter si besonnesch sérieux fir Héichfrequenzsystemer, a Moossname fir ewech ze halen oder ze isoléieren, Hëtzt a Schëld sollten geholl ginn. D’Héichkraaft-Griichterröhr an d’Upassungsröhre solle mat engem Heizkierper ausgestatt sinn an ewech vum Transformator gehale ginn. Wärmebeständeg Komponenten wéi elektrolytesch Kondensatore solle vun Heizkomponenten ewech gehale ginn, soss gëtt den Elektrolyt getrocknegt, wat zu enger verstäerkter Resistenz a schlechter Leeschtung resultéiert, wat d’Stabilitéit vum Circuit beaflosst. Genug Plaz sollt am Layout verlooss ginn fir d’Schutzstruktur ze arrangéieren an d’Aféierung vu verschiddene parasitäre Kupplungen ze verhënneren. Fir elektromagnéitesch Kopplung tëscht de coils op der gedréckt Circuit Verwaltungsrot ze verhënneren, sollen déi zwee coils am richtege Wénkel gesat ginn, fir de Kupplungskoeffizient ze reduzéieren. D’Methode vun der vertikaler Plackisolatioun kann och benotzt ginn. Et ass am beschten direkt de Lead vun der Komponent ze benotzen fir un de Circuit ze solderéieren. Wat de Virsprong méi kuerz ass, wat besser. Benotzt keng Stecker a Löttabs well et verdeelt Kapazitéit a verdeelt Induktioun tëscht benachbaren Löttabs sinn. Vermeiden héich Kaméidi Komponente ronderëm de Kristallsglas produzéiert Oszilléierer, RIN, Analog Volt, a Referenz Volt Signal Spure.

Endlech, wärend déi inherent Qualitéit an Zouverlässegkeet assuréiert, wärend d’allgemeng Schéinheet berücksichtegt, sollt eng raisonnabel Circuit Board Planung duerchgefouert ginn. D’Komponente sollen parallel oder senkrecht op d’Verwaltungsrot Uewerfläch ginn, a parallel oder senkrecht zu der Haaptrei Bord Bord. D’Verdeelung vun de Komponenten op der Boardoberfläche soll esou gläich wéi méiglech sinn an d’Dicht soll konsequent sinn. Op dës Manéier ass et net nëmme schéin, awer och einfach ze montéieren an ze verschweißen, an et ass einfach ze masséieren.

3 Wiring of high frequency system

An Héichfrequenzkreesser kënnen d’Verdeelungsparameter vu Resistenz, Kapazitéit, Induktioun a géigesäiteger Induktioun vun de Verbindungsleitungen net ignoréiert ginn. Aus der Perspektiv vun Anti-Interferenz, raisonnabel wiring ass ze probéieren d’Linn Resistenz ze reduzéieren, verdeelt capacitance, an stray inductance am Circuit. , Dat resultéierend Sträifmagnéitfeld gëtt op e Minimum reduzéiert, sou datt d’verdeelt Kapazitéit, Leckmagnetesche Flux, elektromagnetesch géigesäiteg Induktioun an aner Stéierungen, déi duerch Kaméidi verursaacht ginn, ënnerdréckt ginn.

D’Applikatioun vu PROTEL Design Tools a China war zimlech heefeg. Wéi och ëmmer, vill Designer konzentréiere sech nëmmen op de “Breetbandrate”, an d’Verbesserunge gemaach vun de PROTEL Design Tools fir un d’Verännerunge vun den Apparateigenschaften unzepassen sinn net am Design benotzt ginn, wat net nëmmen mécht De Verschwendung vun Design Tool Ressourcen ass méi sérieux, déi mécht et schwéier fir déi excellent Leeschtung vun villen neien Apparater an d’Spill bruecht ginn.

Déi folgend stellt e puer speziell Funktiounen vir, datt PROTEL99 SE Outil kann.

(1) D’Leedung tëscht de Pins vum Héichfrequenz Circuit Apparat soll sou wéineg wéi méiglech gebéit ginn. Et ass am beschten eng voll riicht Linn ze benotzen. Wann d’Biege erfuerderlech ass, kënnen 45 ° Béien oder Bogen benotzt ginn, wat d’extern Emissioun vun Héichfrequenz Signaler a géigesäitege Stéierungen reduzéiere kann. D’Kupplung tëscht. Wann Dir PROTEL fir Routing benotzt, kënnt Dir 45-Grad oder Ofgerënnt an de “Routing Corners” am “Regelen” Menu vum “Design” Menu auswielen. Dir kënnt och d’Verschibung + Raumschlësselen benotzen fir séier tëscht de Linnen ze wiesselen.

(2) Wat méi kuerz ass de Lead tëscht de Pins vum Héichfrequenz Circuitapparat, desto besser.

PROTEL 99 Deen effektivste Wee fir de kuerstste Verdrahtung z’erreechen ass e Verkabelungs Rendez-vous fir eenzel Schlëssel High-Speed-Netzwierker virum automatesche Verkabelung ze maachen. “Routing Topology” an “Regelen” am Menü “Design”.

Wielt déi kuerzst.

(3) Alternatioun vu Leadschichten tëscht Pins vun Héichfrequenz Circuit Geräter ass sou kleng wéi méiglech. Dat ass, wat manner Vias am Komponentverbindungsprozess benotzt ginn, wat besser.

Ee via kann iwwer 0.5pF vun verdeelt capacitance bréngen, an d’Zuel vun vias reduzéieren kann d’Vitesse däitlech Erhéijung.

(4) Fir High-Frequenz Circuit Wiring, oppassen op d'”Kräizinterferenz”, déi duerch d’parallel Wiring vun der Signallinn agefouert gëtt, dat heescht Crosstalk. Wann parallel Verdeelung onvermeidbar ass, kann e grousst Gebitt vum “Buedem” op der Géigendeel Säit vun der paralleler Signallinn arrangéiert ginn

Fir d’Interferenz staark ze reduzéieren. Parallel Verdrahtung an der selwechter Schicht ass bal onvermeidlech, awer an zwou niewendlech Schichten muss d’Richtung vun der Drot senkrecht openee sinn. Dëst ass net schwéier am PROTEL ze maachen awer et ass einfach ze iwwersinn. Am “RouTIngLayers” am “Design” Menü “Regelen”, wielt Horizontal fir Topplayer a VerTIcal fir BottomLayer. Zousätzlech gëtt “Polygonplane” op “Plaz” geliwwert

D’Funktioun vun der polygonaler Gitter Kupferfolie Uewerfläch, wann Dir de Polygon als Uewerfläch vum ganze gedréckte Circuit Board placéiert, a verbënnt dëse Kupfer mam GND vum Circuit, et kann d’Héichfrequenz Anti-Interferenzfäegkeet verbesseren, Et huet och méi grouss Virdeeler fir Wärmevergëftung an Dréckerei Kraaft.

(5) Ëmsetzen Buedem Drot Uschloss Moossname fir besonnesch wichteg Signal Linnen oder lokal Unitéiten. “Outline ausgewielte Objekter” gëtt an “Tools” geliwwert, an dës Funktioun kann benotzt ginn fir automatesch “de Buedem” vun de gewielte wichtege Signallinnen ze wéckelen (wéi Schwéngungskrees LT an X1).

(6) Allgemeng sinn d’Kraaftlinn an d’Grondlinn vum Circuit méi breed wéi d’Signallinn. Dir kënnt de “Klassen” am Menü “Design” benotzen fir d’Netz ze klassifizéieren, deen a Stroumnetz a Signalnetz opgedeelt ass. Et ass bequem d’Verdrahtungsregelen ze setzen. Schalt d’Linn Breet vun Muecht Linn an Signal Linn.

(7) Verschidden Zorte vu wiring kënnen net eng Schleife bilden, an de Buedemdrot kann net eng aktuell Schleif bilden. Wann e Loop Circuit generéiert gëtt, wäert et vill Stéierungen am System verursaachen. Eng Daisy Chain-Verdrahtungsmethod kann dofir benotzt ginn, wat effektiv d’Bildung vu Schleifen, Branchen oder Stämme beim Verdrahtung vermeide kann, awer et wäert och de Problem vun net einfache Verdrahtung bréngen.

(8) Laut den Donnéeën an den Design vu verschiddene Chips, schätzt de Stroum, deen duerch de Stroumversuergungskrees passéiert ass a bestëmmen déi erfuerderlech Drotbreet. No der empirescher Formel: W (Linn Breet) ≥ L (mm/A) × I (A).

No der aktueller, probéiert d’Breet vun der Stroumleitung ze erhéijen an d’Loopresistenz ze reduzéieren. Zur selwechter Zäit maachen d’Richtung vun der Kraaftlinn an der Grondlinn konsequent mat der Richtung vun der Datenübertragung, wat hëlleft d’Anti-Geräischfäegkeet ze verbesseren. Wann néideg, kann e High-Frequenz Choke-Apparat aus Kupferdraht-Wonn-Ferrit op d’Kraaftlinn an d’Buedlinn bäigefüügt ginn fir d’Leedung vum Héichfrequenzgeräusche ze blockéieren.

(9) D’Verdrahtungsbreet vum selwechte Netz soll d’selwecht gehale ginn. Variatiounen an der Linn Breet wäert ongläiche Linn charakteristesche Impedanz Ursaach. Wann d’Transmissiounsgeschwindegkeet héich ass, wäert Reflexioun optrieden, wat am Design sou vill wéi méiglech vermeide soll ginn. Zur selwechter Zäit vergréissert d’Linnbreed vu parallele Linnen. Wann d’Linnzentrumdistanz net méi wéi 3 Mol d’Linnbreed ass, kann 70% vum elektresche Feld ouni géigesäiteg Amëschung erhale ginn, wat den 3W Prinzip genannt gëtt. Op dës Manéier kann den Afloss vun der verdeeler Kapazitéit a verdeeler Induktioun duerch parallele Linnen iwwerwonne ginn.

4 Design vun Netzkabel a Buedem Drot

Fir de Spannungsfall ze léisen, deen duerch de Stroumversuergungsgeräischer a Linnimpedanz agefouert gëtt, déi vum Héichfrequenz Circuit agefouert gëtt, muss d’Zouverlässegkeet vum Stroumversuergungssystem am Héichfrequenz Circuit voll berücksichtegt ginn. Et ginn allgemeng zwou Léisungen: eent ass e benotzen Muecht Bus Technologie fir wiring; déi aner ass eng separat Energieversuergung Layer ze benotzen. Am Verglach ass de Fabrikatiounsprozess vun der leschter méi komplizéiert an d’Käschte si méi deier. Dofir kann d’Netz-Typ Power Bus Technologie fir wiring benotzt ginn, sou datt all Komponent zu enger anerer Schleife gehéiert, an de Stroum op all Bus am Netz tendéiert equilibréiert ze ginn, wat de Spannungsfall reduzéiert, deen duerch d’Linnimpedanz verursaacht gëtt.

D’Héichfrequenz Iwwerdroungskraaft ass relativ grouss, Dir kënnt e grousst Gebitt vu Kupfer benotzen, an e Low-Resistenz Buedemplang an der Géigend fir multiple Buedem fannen. Well d’Induktioun vun der Grondleitung proportional zu der Frequenz an der Längt ass, gëtt d’gemeinsame Buedemimpedanz erhéicht wann d’Betribsfrequenz héich ass, wat d’elektromagnetesch Interferenz generéiert duerch d’gemeinsame Buedemimpedanz erhéijen, sou datt d’Längt vum Buedemdraad ass néideg sou kuerz wéi méiglech ze sinn. Probéiert d’Längt vun der Signallinn ze reduzéieren an d’Gebitt vun der Buedemschleife ze vergréisseren.

Setzt een oder e puer Héichfrequenz Entkopplungskondensatoren op der Kraaft an dem Buedem vum Chip fir en nooste Héichfrequenzkanal fir den transiente Stroum vum integréierten Chip ze bidden, sou datt de Stroum net duerch d’Energieversuergungslinn mat enger grousser Loop passéiert Beräich, doduerch staark reduzéiert De Kaméidi no bausse gestraalt. Wielt monolithesch Keramikkondensatoren mat gudden Héichfrequenzsignaler als Ofkupplungskondensatoren. Benotzt grouss Kapazitéit Tantal Kondensatoren oder Polyester Kondensatoren amplaz vun elektrolytesche Kondensatoren als Energiespeicherkondensatoren fir Circuitladung. Well déi verdeelt Induktioun vum elektrolytesche Kondensator grouss ass, ass et ongëlteg fir Héichfrequenz. Wann Dir elektrolytesch Kondensatoren benotzt, benotzt se a Pairen mat Ofkopplungskondensatoren mat gudden Héichfrequenz Charakteristiken.

5 Aner Héich-Vitesse Circuit Design Techniken

Impedanzmatching bezitt sech op en Aarbechtszoustand an deem d’Laaschtimpedanz an déi intern Impedanz vun der Excitatiounsquell uneneen ugepasst sinn fir de maximale Kraaftausgang ze kréien. Fir High-Speed-PCB-Verkabelung, fir Signalreflexioun ze vermeiden, ass d’Impedanz vum Circuit erfuerderlech 50 Ω ze sinn. Dëst ass eng geschätzte Figur. Allgemeng gëtt festgeluecht datt d’Basisband vum Koaxialkabel 50 Ω ass, d’Frequenzband ass 75 Ω, an de verdrësselten Drot ass 100 Ω. Et ass just eng ganz Zuel, fir d’Bequemlechkeet vum Match. No der spezifescher Circuitanalyse gëtt d’parallel AC-Terminatioun ugeholl, an de Widderstands- a Kondensatornetz ginn als Terminimpedanz benotzt. D’Kënnegungsresistenz R muss manner wéi oder gläich wéi d’Transmissiounslinnimpedanz Z0 sinn, an d’Kapazitéit C muss méi wéi 100 pF sinn. Et ass recommandéiert 0.1UF Multilayer Keramik Kondensatoren ze benotzen. De Kondensator huet d’Funktioun fir niddereg Frequenz ze blockéieren an héich Frequenz ze passéieren, sou datt d’Resistenz R net d’DC Belaaschtung vun der Fuerquell ass, sou datt dës Terminatiounsmethod keen DC Stroumverbrauch huet.

Crosstalk bezitt sech op déi ongewollt Spannungsgeräischerinterferenz verursaacht duerch elektromagnéitesch Kupplung un ugrenzend Iwwerdroungslinnen wann d’Signal op der Iwwerdroungslinn propagéiert. D’Kupplung ass a kapazitiv Kupplung an induktiv Kupplung opgedeelt. Exzessiv Crosstalk kann falsch Ausléisung vum Circuit verursaachen a verursaachen datt de System net normal funktionnéiert. Geméiss e puer Charakteristike vum Crosstalk, kënnen e puer Haaptmethoden fir Crosstalk ze reduzéieren zesummegefaasst ginn:

(1) Erhéije d’Linnabstand, reduzéiert d’parallel Längt, a benotzt d’Jog-Methode fir d’Verdrahtung wann néideg.

(2) Wann High-Speed-Signallinnen d’Konditioune entspriechen, kann d’Terminéierungsmatchung derbäigesat ginn Reflexiounen reduzéieren oder eliminéieren, an doduerch Crosstalk reduzéieren.

(3) Fir microstrip Transmissioun Linnen a Sträif Transmissioun Linnen, Restriktioun vun der Spuer Héicht am Beräich iwwer dem Buedem Fliger kann däitlech reduzéieren crosstalk.

(4) Wann der wiring Plaz Genehmegungen, setzen engem Buedem Drot tëscht den zwee Dréit ofgepëtzt mat méi sérieux crosstalk, déi eng Roll an Isolatioun spille kann an crosstalk reduzéieren.

Wéinst dem Mangel u High-Speed-Analyse a Simulatiounsleitung am traditionelle PCB-Design kann d’Signalqualitéit net garantéiert ginn, an déi meescht vun de Probleemer kënnen net entdeckt ginn bis de Plack-Making Test. Dëst reduzéiert d’Effizienz vum Design staark an erhéicht d’Käschte, wat selbstverständlech an der hefteger Maartkonkurrenz nodeel ass. Dofir, fir High-Speed-PCB-Design, hunn d’Leit an der Industrie eng nei Designidee proposéiert, déi zu enger “Top-down” Designmethod ginn ass. No enger Rei vu politescher Analyse an Optimiséierung sinn déi meescht méiglech Problemer vermeit ginn a vill gespuert. Zäit fir sécherzestellen datt de Projetsbudget erfëllt ass, héichqualitativ gedréckte Brieder ginn produzéiert, an tedious an deier Testfehler ginn vermeit.

D’Benotzung vun Differentiallinnen fir digital Signaler ze vermëttelen ass eng effektiv Moossnam fir Faktoren ze kontrolléieren déi d’Signalintegritéit an High-Speed-Digitalkreesser zerstéieren. D’Differentiallinn op der gedréckter Circuit Board ass gläichwäerteg mat engem Differential Mikrowellen integréierten Iwwerdroungslinnpaar, deen am quasi-TEM Modus funktionnéiert. Dorënner ass d’Differentiallinn uewen oder ënnen vun der PCB gläichwäerteg mat der gekoppelter Microstrip Linn a läit op der banneschter Schicht vum Multilayer PCB. Den digitale Signal gëtt op der Differenzlinn an engem komeschen Modus Iwwerdroungsmodus iwwerdroen, dat heescht, de Phasendifferenz tëscht de positiven an negativen Signaler ass 180 °, an de Kaméidi ass op e Paar Differentiallinnen an engem gemeinsame Modus gekoppelt. D’Spannung oder de Stroum vum Circuit gëtt subtrahéiert, sou datt d’Signal ka kritt ginn fir gemeinsame Modusrauschen ze eliminéieren. D’Nidderspannungsamplitude oder d’Stroum Drive Output vum Differentiallinnpaar erfëllt d’Ufuerderunge vun der Héichgeschwindegkeet Integratioun a gerénger Energieverbrauch.

6 ofschléissend Bemierkungen

Mat der kontinuéierlecher Entwécklung vun elektronescher Technologie ass et néideg d’Theorie vun der Signalintegritéit ze verstoen fir den Design vun High-Speed-PCBs ze guidéieren an z’iwwerpréiwen. E puer Erfahrungen, déi an dësem Artikel zesummegefaasst ginn, kënnen High-Speed-Circuit-PCB-Designer hëllefen den Entwécklungszyklus ze verkierzen, onnéideg Ëmstänn ze vermeiden a Manpower a Materialressourcen ze spueren. Designer musse weiderfuere loossen an an der aktueller Aarbecht entdecken, weider Erfahrung sammelen an nei Technologien kombinéieren fir High-Speed-PCB Circuitboards mat exzellenter Leeschtung ze designen.