A sensibilidade dos equipos electrónicos é cada vez máis alta, o que require que o equipo teña unha capacidade antiinterferencias máis forte. Polo tanto, PCB o deseño fíxose máis difícil. Como mellorar a capacidade anti-interferencia do PCB converteuse nun dos problemas clave aos que prestan atención moitos enxeñeiros. Este artigo presenta algúns consellos para reducir o ruído e as interferencias electromagnéticas no deseño de PCB.

Os seguintes son 24 consellos para reducir o ruído e as interferencias electromagnéticas no deseño de PCB, resumidos despois de anos de deseño:

(1) Pódense usar chips de baixa velocidade en lugar de chips de alta velocidade. Os chips de alta velocidade úsanse en lugares clave.

(2) Pódese conectar unha resistencia en serie para reducir a taxa de salto dos bordos superior e inferior do circuíto de control.

(3) Intente proporcionar algún tipo de amortecemento para os relés, etc.

(4) Use o reloxo de frecuencia máis baixa que cumpra os requisitos do sistema.

(5) O xerador de reloxo está o máis preto posible do dispositivo que utiliza o reloxo. A capa do oscilador de cristal de cuarzo debe estar conectada a terra.

(6) Peche a zona do reloxo cun cable de terra e manteña o cable do reloxo o máis curto posible.

(8) O extremo inútil do MCD debe estar conectado ao alto, ou conectado a terra, ou definido como o extremo de saída, e o extremo do circuíto integrado que debe conectarse á terra da fonte de alimentación debe estar conectado e non debe deixarse ​​flotando. .

(9) Non deixe o terminal de entrada do circuíto de porta que non estea en uso. O terminal de entrada positivo do amplificador operacional non utilizado está conectado a terra e o terminal de entrada negativo está conectado ao terminal de saída.

(10) Para placas impresas, intente utilizar liñas de 45 veces en lugar de liñas de 90 veces para reducir a emisión externa e o acoplamento dos sinais de alta frecuencia.

(11) The printed board is partitioned according to the frequency and current switching characteristics, and the noise components and non-noise components should be farther apart.

(12) Use alimentación dun punto e conexión a terra dun punto para paneis sinxelos e dobres. A liña eléctrica e a liña de terra deben ser o máis grosas posible. Se a economía é accesible, use unha placa multicapa para reducir a inductancia capacitiva da fonte de alimentación e da terra.

(13) Os sinais de selección de reloxo, bus e chip deben estar lonxe das liñas e conectores de E/S.

(14) A liña de entrada de tensión analóxica e o terminal de tensión de referencia deben estar o máis lonxe posible da liña de sinal do circuíto dixital, especialmente do reloxo.

(15) Para os dispositivos A/D, a parte dixital e a parte analóxica preferirían estar unificadas que cruzadas.

(16) A liña de reloxo perpendicular á liña de E/S ten menos interferencia que a liña de E/S paralela e os pinos dos compoñentes do reloxo están lonxe do cable de E/S.

(17) Os pinos dos compoñentes deben ser o máis curtos posible e os pines do capacitor de desacoplamento deben ser o máis curtos posible.

(18) A liña clave debe ser o máis grosa posible e debe engadirse terra protectora a ambos os dous lados. A liña de alta velocidade debe ser curta e recta.

(19) As liñas sensibles ao ruído non deben ser paralelas ás liñas de conmutación de alta corrente e alta velocidade.

(20) Non coloque fíos baixo o cristal de cuarzo e baixo dispositivos sensibles ao ruído.

(21) Para circuítos de sinal débil, non forme bucles de corrente arredor dos circuítos de baixa frecuencia.

(22) Non forme un bucle no sinal. Se é inevitable, faga a área do bucle o máis pequena posible.

(23) One decoupling capacitor per integrated circuit. A small high-frequency bypass capacitor must be added to each electrolytic capacitor.

(24) Use capacitores de tantalio de gran capacidade ou capacitores juku en lugar de capacitores electrolíticos para cargar e descargar capacitores de almacenamento de enerxía. Cando se usan capacitores tubulares, a caixa debe estar conectada a terra.