电子设备的灵敏度越来越高，这就要求设备具有更强的抗干扰能力。 所以， PCB 设计变得更加困难。 如何提高PCB的抗干扰能力已经成为很多工程师关注的关键问题之一。 本文将介绍一些在PCB设计中降低噪声和电磁干扰的技巧。

以下是PCB设计中降低噪声和电磁干扰的24个技巧，经过多年的设计总结：

(1) 可以用低速芯片代替高速芯片。 关键地方使用高速芯片。

(2)可以串联一个电阻，降低控制电路上下沿的跳变率。

(3) 尝试为继电器等提供某种形式的阻尼。

(4) 使用满足系统要求的最低频率时钟。

(5) 时钟发生器尽可能靠近使用时钟的设备。 石英晶体振荡器的外壳应接地。

(6) 时钟区用地线围起来，时钟线尽量短。

(8) MCD的无用端应接高电平，或接地，或定义为输出端，集成电路应接电源地的一端应接，不可悬空.

(9) 不使用的门电路输入端不要放置。 未使用的运算放大器的正输入端接地，负输入端连接到输出端。

(10)对于印制板，尽量用45折线代替90折线，以减少高频信号的外部发射和耦合。

(11) The printed board is partitioned according to the frequency and current switching characteristics, and the noise components and non-noise components should be farther apart.

(12)单、双面板采用单点电源、单点接地。 电源线和地线应尽可能粗。 如果经济实惠，可以使用多层板来降低电源和地的容性电感。

(13) 时钟、总线和片选信号应远离 I/O 线和连接器。

(14)模拟电压输入线和参考电压端应尽量远离数字电路信号线，尤其是时钟。

(15) 对于 A/D 设备，数字部分和模拟部分宁愿统一而不是交叉。

(16)与I/O线垂直的时钟线比平行I/O线干扰小，时钟元件管脚远离I/O线。

(17)元件管脚尽量短，去耦电容管脚尽量短。

(18)键线尽量粗，两边加保护地。 高速线路应短而直。

(19) 对噪声敏感的线路不应与大电流、高速开关线路平行。

(20) 不要在石英晶体下方和噪声敏感设备下方布线。

(21) 对于弱信号电路，不要在低频电路周围形成电流回路。

(22) 不要在信号上形成环路。 如果不可避免，请尽量缩小环路面积。

(23) One decoupling capacitor per integrated circuit. A small high-frequency bypass capacitor must be added to each electrolytic capacitor.

(24)用大容量钽电容或juku电容代替电解电容对储能电容进行充放电。 使用管状电容器时，外壳应接地。