Kepekaan peralatan elektronik semakin tinggi, yang memerlukan peralatan itu mempunyai keupayaan anti-gangguan yang lebih kuat. Oleh itu, BPA reka bentuk telah menjadi lebih sukar. Bagaimana untuk meningkatkan keupayaan anti-gangguan PCB telah menjadi salah satu isu utama yang diberi perhatian oleh ramai jurutera. Artikel ini akan memperkenalkan beberapa petua untuk mengurangkan hingar dan gangguan elektromagnet dalam reka bentuk PCB.

Berikut ialah 24 petua untuk mengurangkan hingar dan gangguan elektromagnet dalam reka bentuk PCB, diringkaskan selepas bertahun-tahun reka bentuk:

(1) Cip berkelajuan rendah boleh digunakan dan bukannya cip berkelajuan tinggi. Cip berkelajuan tinggi digunakan di tempat utama.

(2) Perintang boleh disambung secara bersiri untuk mengurangkan kadar lompatan tepi atas dan bawah litar kawalan.

(3) Cuba sediakan beberapa bentuk redaman untuk geganti, dsb.

(4) Gunakan jam frekuensi terendah yang memenuhi keperluan sistem.

(5) Penjana jam sedekat mungkin dengan peranti menggunakan jam. Cangkang pengayun kristal kuarza hendaklah dibumikan.

(6) Tutup kawasan jam dengan wayar tanah dan pastikan wayar jam sesingkat mungkin.

(8) Hujung MCD yang tidak berguna harus disambungkan ke tinggi, atau dibumikan, atau ditakrifkan sebagai hujung keluaran, dan hujung litar bersepadu yang harus disambungkan ke tanah bekalan kuasa harus disambungkan, dan tidak boleh dibiarkan terapung .

(9) Jangan tinggalkan terminal input litar get yang tidak digunakan. Terminal input positif penguat operasi yang tidak digunakan dibumikan, dan terminal input negatif disambungkan ke terminal output.

(10) Untuk papan bercetak, cuba gunakan garisan 45 kali ganda dan bukannya garisan 90 kali ganda untuk mengurangkan pelepasan luaran dan gandingan isyarat frekuensi tinggi.

(11) Papan bercetak dipisahkan mengikut kekerapan dan ciri pensuisan semasa, dan komponen hingar dan komponen bukan hingar hendaklah dipisahkan lebih jauh.

(12) Gunakan kuasa satu titik dan pembumian satu titik untuk panel tunggal dan dua. Talian kuasa dan talian tanah hendaklah setebal mungkin. Jika ekonomi mampu dimiliki, gunakan papan berbilang lapisan untuk mengurangkan kearuhan kapasitif bekalan kuasa dan tanah.

(13) Isyarat pilih jam, bas dan cip hendaklah jauh dari talian I/O dan penyambung.

(14) Talian input voltan analog dan terminal voltan rujukan hendaklah berada sejauh mungkin dari garis isyarat litar digital, terutamanya jam.

(15) Untuk peranti A/D, bahagian digital dan bahagian analog lebih suka bersatu daripada bersilang.

(16) Garis jam yang berserenjang dengan garisan I/O mempunyai kurang gangguan daripada garisan I/O selari, dan pin komponen jam berada jauh dari kabel I/O.

(17) Pin komponen hendaklah sesingkat mungkin, dan pin kapasitor penyahgandingan hendaklah sesingkat mungkin.

(18) Garis kunci hendaklah setebal mungkin, dan tanah pelindung hendaklah ditambah pada kedua-dua belah. Garisan berkelajuan tinggi hendaklah pendek dan lurus.

(19) Talian yang sensitif kepada hingar tidak seharusnya selari dengan talian pensuisan arus tinggi dan berkelajuan tinggi.

(20) Jangan halakan wayar di bawah kristal kuarza dan di bawah peranti sensitif hingar.

(21) Untuk litar isyarat lemah, jangan bentuk gelung arus di sekeliling litar frekuensi rendah.

(22) Jangan membentuk gelung pada isyarat. Jika ia tidak dapat dielakkan, buat kawasan gelung sekecil mungkin.

(23) Satu kapasitor penyahgandingan bagi setiap litar bersepadu. Satu kapasitor pintasan frekuensi tinggi yang kecil mesti ditambah pada setiap kapasitor elektrolitik.

(24) Gunakan kapasitor tantalum atau kapasitor juku berkapasiti besar dan bukannya kapasitor elektrolitik untuk mengecas dan menyahcas kapasitor simpanan tenaga. Apabila menggunakan kapasitor tiub, kes itu harus dibumikan.