전자 장비의 감도가 점점 더 높아짐에 따라 장비에 더 강력한 간섭 방지 기능이 필요합니다. 그러므로, PCB 디자인이 더 어려워졌습니다. PCB의 간섭 방지 기능을 향상시키는 방법은 많은 엔지니어가 주목하는 주요 문제 중 하나가 되었습니다. 이 기사에서는 PCB 설계에서 노이즈와 전자기 간섭을 줄이는 몇 가지 팁을 소개합니다.

다음은 수년간의 설계 끝에 요약된 PCB 설계에서 노이즈 및 전자기 간섭을 줄이기 위한 24가지 팁입니다.

(1) 고속 칩 대신 저속 칩을 사용할 수 있다. 고속 칩은 주요 장소에 사용됩니다.

(2) 저항을 직렬로 연결하여 제어 회로의 상단 및 하단 가장자리의 점프율을 줄일 수 있습니다.

(3) 릴레이 등을 위한 일종의 댐핑을 제공하십시오.

(4) 시스템 요구 사항을 충족하는 가장 낮은 주파수 클록을 사용합니다.

(5) 클럭 발생기는 클럭을 사용하는 장치에 가능한 한 가깝습니다. 수정 발진기의 껍질은 접지되어야 합니다.

(6) 시계 영역을 접지선으로 둘러싸고 시계선을 가능한 한 짧게 유지합니다.

(8) MCD의 쓸모없는 끝은 하이에 연결하거나 접지하거나 출력 끝으로 정의해야 하며 전원 공급 장치 접지에 연결되어야 하는 집적 회로의 끝은 연결되어야 하며 부동 상태로 두지 않아야 합니다. .

(9) 사용하지 않는 게이트 회로의 입력 단자를 그대로 두지 마십시오. 미사용 연산 증폭기의 양극 입력 단자는 접지되고 음극 입력 단자는 출력 단자에 연결됩니다.

(10) 인쇄 기판의 경우 45배 라인 대신 90배 라인을 사용하여 고주파 신호의 외부 방출 및 결합을 줄이십시오.

(11) 프린트 기판은 주파수와 전류 스위칭 특성에 따라 구분되며 노이즈 성분과 비노이즈 성분은 더 멀리 떨어져 있어야 합니다.

(12) 단일 및 이중 패널에 단일 지점 전원 및 단일 지점 접지를 사용합니다. 전원선과 접지선은 최대한 굵게 하십시오. 경제적인 경우 다층 기판을 사용하여 전원 공급 장치 및 접지의 용량성 인덕턴스를 줄이십시오.

(13) 클럭, 버스 및 칩 선택 신호는 I/O 라인 및 커넥터에서 멀리 떨어져 있어야 합니다.

(14) 아날로그 전압 입력선과 기준 전압 단자는 디지털 회로 신호선, 특히 시계에서 가능한 한 멀리 떨어져야 합니다.

(15) A/D 장치의 경우, 디지털 부분과 아날로그 부분은 교차보다는 통합을 선호합니다.

(16) I/O 라인에 수직인 클럭 라인은 병렬 I/O 라인보다 간섭이 적고 클럭 부품 핀은 I/O 케이블에서 멀리 떨어져 있습니다.

(17) 부품 핀은 가능한 한 짧아야 하고 디커플링 커패시터 핀은 가능한 한 짧아야 합니다.

(18) 키선은 가능한 굵게 하고 양쪽에 보호접지를 가한다. 고속선은 짧고 직선이어야 합니다.

(19) 노이즈에 민감한 선로는 고전류, 고속 스위칭 선로와 평행하지 않아야 한다.

(20) 수정 아래 및 노이즈에 민감한 장치 아래에 배선을 배선하지 마십시오.

(21) 약한 신호 회로의 경우 저주파 회로 주위에 전류 루프를 형성하지 마십시오.

(22) 신호에 루프를 형성하지 마십시오. 부득이한 경우 루프 영역을 가능한 작게 만드십시오.

(23) 집적 회로당 하나의 감결합 커패시터. 각 전해 커패시터에 소형 고주파 바이패스 커패시터를 추가해야 합니다.

(24) 에너지 저장 커패시터를 충방전하기 위해 전해 커패시터 대신 대용량 탄탈 커패시터 또는 주쿠 커패시터를 사용한다. 관형 콘덴서를 사용할 때는 케이스를 접지해야 합니다.