電子設備的靈敏度越來越高，這就要求設備具有更強的抗干擾能力。 所以， PCB 設計變得更加困難。 如何提高PCB的抗干擾能力已經成為很多工程師關注的關鍵問題之一。 本文將介紹一些在PCB設計中降低噪聲和電磁干擾的技巧。

以下是PCB設計中降低噪聲和電磁干擾的24個技巧，經過多年的設計總結：

(1) 可以用低速芯片代替高速芯片。 關鍵地方使用高速芯片。

(2)可以串聯一個電阻，降低控制電路上下沿的跳變率。

(3) 嘗試為繼電器等提供某種形式的阻尼。

(4) 使用滿足系統要求的最低頻率時鐘。

(5) 時鐘發生器盡可能靠近使用時鐘的設備。 石英晶體振盪器的外殼應接地。

(6) 時鐘區用地線圍起來，時鐘線盡量短。

(8) MCD無用端應接高電平，或接地，或定義為輸出端，集成電路應接電源地的一端應接，不可懸空.

(9) 不使用的門電路輸入端不要放置。 未使用的運算放大器的正輸入端接地，負輸入端連接到輸出端。

(10)對於印製板，盡量用45折線代替90折線，以減少高頻信號的外部發射和耦合。

(11) The printed board is partitioned according to the frequency and current switching characteristics, and the noise components and non-noise components should be farther apart.

(12)單、雙面板採用單點電源、單點接地。 電源線和地線應盡可能粗。 如果經濟實惠，可以使用多層板來降低電源和地的容性電感。

(13) 時鐘、總線和片選信號應遠離 I/O 線和連接器。

(14)模擬電壓輸入線和參考電壓端應盡量遠離數字電路信號線，尤其是時鐘。

(15) 對於 A/D 設備，數字部分和模擬部分寧願統一而不是交叉。

(16)與I/O線垂直的時鐘線比平行I/O線乾擾小，時鍾元件管腳遠離I/O線。

(17)元件管腳盡量短，去耦電容管腳盡量短。

(18)鍵線盡量粗，兩邊加保護地。 高速線路應短而直。

(19) 對噪聲敏感的線路不應與大電流、高速開關線路平行。

(20) 不要在石英晶體下方和噪聲敏感設備下方佈線。

(21) 對於弱信號電路，不要在低頻電路周圍形成電流迴路。

(22) 不要在信號上形成環路。 如果不可避免，請盡量縮小環路面積。

(23) One decoupling capacitor per integrated circuit. A small high-frequency bypass capacitor must be added to each electrolytic capacitor.

(24)用大容量鉭電容或juku電容代替電解電容對儲能電容進行充放電。 使用管狀電容器時，外殼應接地。