Mae sensitifrwydd offer electronig yn mynd yn uwch ac yn uwch, sy’n ei gwneud yn ofynnol bod gan yr offer allu gwrth-ymyrraeth cryfach. Felly, PCB mae dyluniad wedi dod yn anoddach. Mae sut i wella gallu gwrth-ymyrraeth PCB wedi dod yn un o’r materion allweddol y mae llawer o beirianwyr yn talu sylw iddynt. Bydd yr erthygl hon yn cyflwyno rhai awgrymiadau ar gyfer lleihau sŵn ac ymyrraeth electromagnetig wrth ddylunio PCB.

Mae’r canlynol yn 24 awgrym i leihau sŵn ac ymyrraeth electromagnetig wrth ddylunio PCB, wedi’i grynhoi ar ôl blynyddoedd o ddylunio:

(1) Gellir defnyddio sglodion cyflymder isel yn lle sglodion cyflym. Defnyddir sglodion cyflym mewn lleoedd allweddol.

(2) Gellir cysylltu gwrthydd mewn cyfres i leihau cyfradd naid ymylon uchaf ac isaf y gylched reoli.

(3) Ceisiwch ddarparu rhyw fath o dampio ar gyfer rasys cyfnewid, ac ati.

(4) Defnyddiwch y cloc amledd isaf sy’n cwrdd â gofynion y system.

(5) Mae generadur y cloc mor agos â phosib i’r ddyfais sy’n defnyddio’r cloc. Dylid seilio cragen yr oscillator grisial cwarts.

(6) Amgaewch ardal y cloc gyda gwifren ddaear a chadwch wifren y cloc mor fyr â phosib.

(8) Dylai pen diwerth MCD fod wedi’i gysylltu ag uchel, neu wedi’i seilio, neu ei ddiffinio fel y pen allbwn, a dylid cysylltu diwedd y gylched integredig y dylid ei chysylltu â’r tir cyflenwi pŵer, ac ni ddylid ei gadael yn arnofio. .

(9) Peidiwch â gadael terfynell fewnbwn cylched y giât nad yw’n cael ei defnyddio. Mae terfynell fewnbwn gadarnhaol y mwyhadur gweithredol nas defnyddiwyd wedi’i seilio, ac mae’r derfynell fewnbwn negyddol wedi’i chysylltu â’r derfynell allbwn.

(10) Ar gyfer byrddau printiedig, ceisiwch ddefnyddio llinellau 45-plyg yn lle llinellau 90 gwaith i leihau allyriadau allanol a chyplu signalau amledd uchel.

(11) The printed board is partitioned according to the frequency and current switching characteristics, and the noise components and non-noise components should be farther apart.

(12) Defnyddiwch bŵer un pwynt a sylfaen un pwynt ar gyfer paneli sengl a dwbl. Dylai’r llinell bŵer a’r llinell ddaear fod mor drwchus â phosibl. Os yw’r economi’n fforddiadwy, defnyddiwch fwrdd amlhaenog i leihau anwythiad capacitive y cyflenwad pŵer a’r ddaear.

(13) Dylai’r signalau dethol cloc, bws a sglodion fod yn bell i ffwrdd o linellau a chysylltwyr I / O.

(14) Dylai’r llinell fewnbwn foltedd analog a’r derfynell foltedd cyfeirio fod mor bell â phosibl o’r llinell signal cylched digidol, yn enwedig y cloc.

(15) Ar gyfer dyfeisiau A / D, byddai’n well gan y rhan ddigidol a’r rhan analog gael eu huno na’u croesi.

(16) Mae gan linell y cloc sy’n berpendicwlar i’r llinell I / O lai o ymyrraeth na’r llinell I / O gyfochrog, ac mae pinnau cydran y cloc yn bell i ffwrdd o’r cebl I / O.

(17) Dylai’r pinnau cydran fod mor fyr â phosibl, a dylai’r pinnau cynhwysydd datgysylltu fod mor fyr â phosibl.

(18) Dylai’r llinell allweddol fod mor drwchus â phosibl, a dylid ychwanegu tir amddiffynnol ar y ddwy ochr. Dylai’r llinell gyflym fod yn fyr ac yn syth.

(19) Ni ddylai llinellau sy’n sensitif i sŵn fod yn gyfochrog â llinellau newid cyflym, cerrynt uchel.

(20) Peidiwch â llwybr gwifrau o dan y grisial cwarts ac o dan ddyfeisiau sy’n sensitif i sŵn.

(21) Ar gyfer cylchedau signal gwan, peidiwch â ffurfio dolenni cyfredol o amgylch cylchedau amledd isel.

(22) Peidiwch â ffurfio dolen ar y signal. Os na ellir ei osgoi, gwnewch yr ardal ddolen mor fach â phosib.

(23) One decoupling capacitor per integrated circuit. A small high-frequency bypass capacitor must be added to each electrolytic capacitor.

(24) Defnyddiwch gynwysyddion tantalwm gallu mawr neu gynwysyddion juku yn lle cynwysyddion electrolytig i wefru a gollwng cynwysyddion storio ynni. Wrth ddefnyddio cynwysyddion tiwbaidd, dylid seilio’r achos.