लेआउट हे सर्वात मूलभूत कार्य कौशल्यांपैकी एक आहे पीसीबी डिझाइन अभियंता. वायरिंगची गुणवत्ता संपूर्ण यंत्रणेच्या कामगिरीवर थेट परिणाम करेल, हाय-स्पीड डिझाईन सिद्धांताचा बहुतांश लेआउटद्वारे शेवटी सत्यापित आणि सत्यापित करणे आवश्यक आहे, म्हणून हे पाहिले जाऊ शकते की हाय-स्पीड पीसीबी डिझाइनमध्ये वायरिंग महत्त्वपूर्ण आहे. वास्तविक वायरिंग काही परिस्थितींना सामोरे जाऊ शकते, त्याच्या तर्कशुद्धतेचे विश्लेषण करू शकते आणि काही अधिक अनुकूलित राउटिंग धोरण देऊ शकते. प्रामुख्याने उजव्या कोनाची रेषा, फरक रेषा, सापाची रेषा आणि अशा तीन पैलूंवरून विस्तृत करणे.

1. आयताकृती गो लाइन

पीसीबी वायरिंगमधील परिस्थिती टाळण्यासाठी साधारणपणे काटकोन वायरिंगची आवश्यकता असते, आणि वायरिंगची गुणवत्ता मोजण्यासाठी जवळजवळ मानकांपैकी एक बनले आहे, त्यामुळे सिग्नल ट्रान्समिशनवर काटकोन वायरिंगचा किती परिणाम होईल? तत्त्वानुसार, काटकोन वायरिंग ट्रांसमिशन लाईनची रुंदी बदलेल, परिणामी प्रतिबाधा खंडित होईल. खरं तर, फक्त काटकोन रेषाच नाही, टन कोन, तीव्र कोन रेषा प्रतिबाधा बदलू शकते.

सिग्नलवर काटकोन संरेखनाचा प्रभाव प्रामुख्याने तीन पैलूंमध्ये दिसून येतो: प्रथम, कोपरा ट्रान्समिशन लाईनवरील कॅपेसिटिव्ह लोडच्या बरोबरीचा असू शकतो, उदय वेळ कमी करते; दुसरे, प्रतिबाधा बंद करणे सिग्नल प्रतिबिंबित करेल; तिसरे, काटकोन टिपाने निर्माण केलेली EMI.

ट्रान्समिशन लाईनच्या उजव्या कोनामुळे होणाऱ्या परजीवी कॅपेसिटन्सची गणना खालील अनुभवजन्य सूत्राने करता येते:

C = 61W (Er) 1/2/Z0

वरील सूत्रात, C हा कोपरा (pF) वरील समतुल्य कॅपेसिटन्सचा संदर्भ देतो, W म्हणजे रेषेच्या रुंदीचा (इंच), ε R म्हणजे माध्यमाच्या डायलेक्ट्रिक स्थिरतेचा संदर्भ, आणि Z0 हे प्रसारणाचे वैशिष्ट्यपूर्ण प्रतिबाधा आहे ओळ उदाहरणार्थ, 4Mils 50 ohm ट्रांसमिशन लाइन (εr 4.3) साठी, उजव्या कोनाची क्षमता सुमारे 0.0101pF आहे आणि वाढीच्या वेळेचा फरक अंदाज केला जाऊ शकतो:

T10-90%= 2.2* C* z0/2 = 2.2* 0.0101* 50/2 = 0.556ps

हे गणनावरून पाहिले जाऊ शकते की उजव्या-कोन वायरिंगद्वारे आणलेले कॅपेसिटन्स प्रभाव अत्यंत लहान आहे.

काटकोन रेषेच्या रेषेची रुंदी जसजशी वाढेल तसतशी या ठिकाणी प्रतिबाधा कमी होईल, त्यामुळे एक विशिष्ट सिग्नल प्रतिबिंब घटना असेल. ट्रान्समिशन लाईन्सच्या विभागात नमूद केलेल्या प्रतिबाधा गणना सूत्रानुसार रेषा रुंदी वाढल्यानंतर आम्ही समतुल्य प्रतिबाधाची गणना करू शकतो आणि नंतर अनुभवजन्य सूत्रानुसार प्रतिबिंब गुणांक मोजू शकतो: ρ = (Zs-Z0)/(Zs+Z0), सामान्य काटकोन वायरिंग परिणामी प्रतिबाधा 7%-20%दरम्यान बदलते, त्यामुळे कमाल प्रतिबिंब गुणांक सुमारे 0.1 आहे. शिवाय, खालील आकृतीवरून पाहिल्याप्रमाणे, ट्रांसमिशन लाइन प्रतिबाधा W/2 लाईनच्या लांबीमध्ये कमीतकमी बदलते आणि नंतर W/2 वेळेनंतर सामान्य प्रतिबाधावर पुनर्संचयित होते. संपूर्ण प्रतिबाधा बदलण्याची वेळ खूप कमी आहे, सहसा 10ps च्या आत. सामान्य सिग्नल ट्रान्समिशनसाठी असा वेगवान आणि लहान बदल जवळजवळ नगण्य आहे.

बऱ्याच लोकांना उजव्या कोनाचा मार्ग समजला जातो, असा विश्वास आहे की टीप इलेक्ट्रोमॅग्नेटिक लाटा उत्सर्जित करणे किंवा प्राप्त करणे आणि ईएमआय तयार करणे सोपे आहे, जे अनेक लोकांना काटकोन मार्ग करणे शक्य नाही असे एक कारण बनले आहे. तथापि, अनेक व्यावहारिक चाचणी परिणाम दर्शवतात की काटकोन रेषा सरळ रेषेपेक्षा जास्त ईएमआय तयार करत नाही. कदाचित सध्याचे इन्स्ट्रुमेंट परफॉर्मन्स आणि टेस्ट लेव्हल टेस्टची अचूकता प्रतिबंधित करते, परंतु कमीतकमी हे दर्शवते की उजव्या कोनाची किरणे इन्स्ट्रुमेंटच्या मापन त्रुटीपेक्षा कमी आहे. सर्वसाधारणपणे, काटकोन संरेखन वाटते तितके भयंकर नाही. कमीतकमी GHz च्या खाली असलेल्या अनुप्रयोगांमध्ये, कॅपेसिटन्स, रिफ्लेक्शन, ईएमआय इत्यादी कोणतेही परिणाम टीडीआर चाचण्यांमध्ये जवळजवळ प्रतिबिंबित होत नाहीत. हाय-स्पीड पीसीबीच्या डिझाईन इंजिनीअरने लेआउट, पॉवर/ग्राउंड डिझाईन, वायरिंग डिझाईन, छिद्र इत्यादींवर लक्ष केंद्रित केले पाहिजे. जरी, अर्थातच, आयताकृती गो लाईनचे परिणाम फार गंभीर नसतात, परंतु असे म्हणता येत नाही की आपण उजव्या कोनावर जाऊ शकतो, तपशीलाकडे लक्ष देणे प्रत्येक चांगल्या अभियंत्यांसाठी आवश्यक गुणवत्ता आहे आणि डिजिटल सर्किटच्या वेगवान विकासासह , पीसीबी अभियंते सिग्नल फ्रिक्वेन्सीवर प्रक्रिया करत राहतील, 10 GHZ RF डिझाईन फील्डमध्ये सुधारणा सुरू ठेवतील, हे छोटे काटकोन हायस्पीड समस्यांचे केंद्रबिंदू बनू शकतात.

2. चा फरक

डिफरेंशियल सिग्नल हाय-स्पीड सर्किट डिझाइनमध्ये मोठ्या प्रमाणावर वापरले जाते. सर्किटमधील सर्वात महत्वाचे सिग्नल म्हणजे भिन्न सिग्नल डिझाइन. पीसीबी डिझाइनमध्ये त्याची चांगली कामगिरी कशी सुनिश्चित करावी? हे दोन प्रश्न मनात ठेवून, आम्ही आमच्या चर्चेच्या पुढील भागाकडे जाऊ.

विभेदक सिग्नल म्हणजे काय? साध्या इंग्रजीमध्ये, ड्रायव्हर दोन समकक्ष आणि उलटा सिग्नल पाठवतो आणि रिसीव्हर तार्किक स्थिती “0” किंवा “1” आहे की नाही हे निर्धारित करण्यासाठी दोन व्होल्टेजमधील फरकाची तुलना करते. विभेदक संकेत वाहणाऱ्या तारांच्या जोडीला विभेदक तारा म्हणतात.

सामान्य सिंगल-एंडेड सिग्नल राउटिंगच्या तुलनेत, विभेदक सिग्नलचे खालील तीन पैलूंमध्ये सर्वात स्पष्ट फायदे आहेत:

A. मजबूत हस्तक्षेपविरोधी क्षमता, कारण दोन विभेदक ओळींमधील सांधा खूप चांगला आहे, जेव्हा ध्वनी हस्तक्षेप होतो, तेव्हा ते जवळजवळ एकाच वेळी दोन ओळींशी जोडलेले असतात आणि प्राप्तकर्ता फक्त दोन सिग्नलमधील फरकाची काळजी घेतो, त्यामुळे बाह्य सामान्य-मोड आवाज पूर्णपणे रद्द केला जाऊ शकतो.

B. ते ईएमआय प्रभावीपणे दाबू शकते. त्याचप्रमाणे, दोन सिग्नल विरुद्ध ध्रुवीयतेमुळे, त्यांच्याद्वारे विकिरण केलेले विद्युत चुंबकीय क्षेत्र एकमेकांना रद्द करू शकतात. जोडणी जितकी जवळ आहे तितकी कमी विद्युत चुंबकीय ऊर्जा बाहेरच्या जगाला सोडली जाते.

C. वेळेचे स्थान अचूक आहे. विभेदक सिग्नलचे स्विचिंग बदल दोन सिग्नलच्या छेदनबिंदूवर स्थित असल्याने, सामान्य सिंगल-एंड सिग्नलच्या विपरीत जे उच्च आणि निम्न थ्रेशोल्ड व्होल्टेजद्वारे ठरवले जातात, ते प्रक्रिया आणि तापमानामुळे कमी प्रभावित होतात, जे वेळेच्या त्रुटी कमी करू शकतात आणि अधिक योग्य आहेत कमी मोठेपणा सिग्नल असलेल्या सर्किटसाठी. एलव्हीडीएस (कमी व्होल्टेज डिफरेंटीअसलसिग्नलिंग) या लहान मोठेपणा विभेदक सिग्नल तंत्रज्ञानाचा संदर्भ देते.

पीसीबी अभियंत्यांसाठी, सर्वात महत्वाची चिंता ही आहे की डिफरेंशियल राउटिंगचे हे फायदे प्रत्यक्ष मार्गात पूर्णपणे वापरले जाऊ शकतात याची खात्री कशी करावी. कदाचित जोपर्यंत तो लेआउटच्या संपर्कात आहे तोपर्यंत लोक विभेदक मार्गांच्या सामान्य आवश्यकता समजून घेतील, म्हणजे “समान लांबी, समान अंतर”. आयसोमेट्रिक हे सुनिश्चित करणे आहे की दोन विभेदक सिग्नल नेहमी विरुद्ध ध्रुवीयता राखतात, सामान्य मोड घटक कमी करतात; आयसोमेट्रिक प्रामुख्याने समान विभेदक प्रतिबाधा सुनिश्चित करण्यासाठी, प्रतिबिंब कमी करणे आहे. “शक्य तितक्या जवळ” कधीकधी विभेदक मार्गांच्या आवश्यकतांपैकी एक असते. परंतु यांपैकी कोणतेही नियम यांत्रिक पद्धतीने लागू केले जात नाहीत आणि अनेक अभियंत्यांना हाय-स्पीड डिफरेंशियल सिग्नलिंगचे स्वरूप समजलेले दिसत नाही. पीसीबी विभेदक सिग्नल डिझाइनमधील अनेक सामान्य चुकांवर खालील लक्ष केंद्रित केले आहे.

गैरसमज 1: डिफरेंशियल सिग्नलला बॅकफ्लो मार्ग म्हणून ग्राउंड प्लेनची आवश्यकता नसते किंवा असे वाटते की डिफरेंशियल लाईन्स एकमेकांसाठी बॅकफ्लो मार्ग प्रदान करतात. या गैरसमजाचे कारण पृष्ठभागाच्या घटनेमुळे गोंधळलेले आहे किंवा हाय-स्पीड सिग्नल ट्रान्समिशनची यंत्रणा पुरेशी खोल नाही. अंजीर मध्ये प्राप्त अंत च्या रचना पासून पाहिले जाऊ शकते. 1-8-15, ट्रान्झिस्टर क्यू 3 आणि क्यू 4 चे उत्सर्जक प्रवाह समतुल्य आणि विरुद्ध आहेत, आणि जंक्शनवर त्यांचा प्रवाह एकमेकांना नक्की रद्द करतो (I1 = 0). म्हणून, विभेदक सर्किट समान ग्राउंड प्रोजेक्शन आणि इतर ध्वनी सिग्नलसाठी असंवेदनशील आहे जे वीज पुरवठा आणि ग्राउंड प्लेनमध्ये अस्तित्वात असू शकतात. ग्राउंड प्लेनचा आंशिक बॅकफ्लो रद्दीकरण याचा अर्थ असा नाही की विभेदक सर्किट संदर्भ विमानाला सिग्नल रिटर्न मार्ग म्हणून घेत नाही. खरं तर, सिग्नल बॅकफ्लो विश्लेषणात, डिफरेंशियल राउटिंगची यंत्रणा सामान्य सिंगल-एंड रूटिंग सारखीच असते, म्हणजे, उच्च

फ्रिक्वेन्सी सिग्नल नेहमी सर्किटच्या बाजूने सर्वात लहान इंडक्टन्ससह वाहते. सर्वात मोठा फरक हा आहे की फरक रेषेमध्ये केवळ जमिनीवर जोड नाही, तर एकमेकांमध्ये जोडणी देखील आहे. मजबूत जोडणी मुख्य बॅकफ्लो मार्ग बनते.

पीसीबी सर्किट डिझाईन मध्ये, डिफरेंशियल वायरिंगमधील जोडणी साधारणपणे लहान असते, सहसा कपलिंग पदवीच्या फक्त 10 ~ 20% असते आणि बहुतेक जोडणी जमिनीवर असते, म्हणून विभेदक वायरिंगचा मुख्य बॅकफ्लो मार्ग अजूनही जमिनीवर अस्तित्वात आहे विमान स्थानिक विमानात खंड पडण्याच्या बाबतीत, विभेदक मार्गांमधील जोडणी संदर्भ विमानाशिवाय प्रदेशातील मुख्य बॅकफ्लो मार्ग प्रदान करते, जसे अंजीरमध्ये दाखवले आहे. 1-8-17. जरी डिफरेंशियल वायरिंगवर संदर्भ विमान बंद होण्याचा परिणाम सामान्य सिंगल-एंड वायरिंगसारखा गंभीर नसला तरी, तरीही विभेदक सिग्नलची गुणवत्ता कमी होईल आणि ईएमआय वाढेल, जे शक्य तितके टाळले पाहिजे. काही डिझायनर्सचा असा विश्वास आहे की डिफरेंशियल ट्रांसमिशनमध्ये सामान्य मोड सिग्नलचा काही भाग दाबण्यासाठी डिफरेंशियल ट्रान्समिशन लाइनचा संदर्भ विमान काढला जाऊ शकतो, परंतु सैद्धांतिकदृष्ट्या हा दृष्टिकोन इष्ट नाही. प्रतिबाधा कशी नियंत्रित करावी? कॉमन-मोड सिग्नलसाठी ग्राउंड इम्पेडन्स लूप प्रदान केल्याशिवाय, ईएमआय रेडिएशन होऊ शकते, जे चांगल्यापेक्षा जास्त नुकसान करते.

मान्यता 2: ओळीच्या लांबीशी जुळण्यापेक्षा समान अंतर राखणे अधिक महत्वाचे आहे. वास्तविक पीसीबी वायरिंगमध्ये, बर्याचदा विभेदक डिझाइनची आवश्यकता पूर्ण करण्यात अक्षम असते. पिन, छिद्र, आणि वायरिंग स्पेस आणि इतर घटकांच्या वितरणामुळे, योग्य वळणाद्वारे रेषेची लांबी जुळण्याचा हेतू साध्य करणे आवश्यक आहे, परंतु परिणाम अपरिहार्यपणे फरक जोडीचा भाग समांतर असू शकत नाही, यावेळी, कसे निवडण्यासाठी? आम्ही निष्कर्षावर जाण्यापूर्वी, खालील अनुकरण परिणामांवर एक नजर टाकू. वरील सिम्युलेशन परिणामांवरून हे दिसून येते की स्कीम 1 आणि स्कीम 2 चे वेव्हफॉर्म जवळजवळ जुळतात, म्हणजेच असमान अंतराचा प्रभाव कमी आहे आणि वेळेच्या अनुक्रमावर रेषेच्या लांबीच्या विसंगतीचा प्रभाव जास्त आहे (योजना 3) . सैद्धांतिक विश्लेषणाच्या दृष्टीकोनातून, जरी विसंगत अंतर फरक प्रतिबाधा बदल घडवून आणेल, परंतु कारण फरक जोडीतील जोडणी स्वतः लक्षणीय नाही, म्हणून प्रतिबाधा बदलांची श्रेणी देखील खूप लहान आहे, सहसा 10%च्या आत, फक्त समतुल्य एका छिद्रामुळे होणाऱ्या प्रतिबिंबाने, ज्यामुळे सिग्नल ट्रान्समिशनवर लक्षणीय परिणाम होणार नाही. एकदा रेषेची लांबी जुळत नाही, वेळ अनुक्रम ऑफसेट व्यतिरिक्त, सामान्य मोड घटक विभेदक सिग्नलमध्ये सादर केले जातात, जे सिग्नल गुणवत्ता कमी करते आणि ईएमआय वाढवते.

असे म्हटले जाऊ शकते की पीसीबी विभेदक वायरिंग डिझाइनमधील सर्वात महत्वाचा नियम म्हणजे रेषेच्या लांबीशी जुळणे, आणि इतर नियम डिझाइन आवश्यकता आणि व्यावहारिक अनुप्रयोगांनुसार लवचिकपणे हाताळले जाऊ शकतात.

गैरसमज तीन: मत फरक ओळ खूप जवळ असणे आवश्यक आहे. फरक रेषा जवळ ठेवण्याचा मुद्दा म्हणजे त्यांची सांधा वाढवण्याशिवाय दुसरे काहीच नाही, दोन्ही त्यांच्या आवाजाची प्रतिकारशक्ती सुधारण्यासाठी आणि बाह्य जगापासून इलेक्ट्रोमॅग्नेटिक हस्तक्षेप रद्द करण्यासाठी चुंबकीय क्षेत्राच्या विरुद्ध ध्रुवीयतेचा फायदा घेण्यासाठी. जरी हा दृष्टिकोन बहुतांश घटनांमध्ये अतिशय अनुकूल असला तरी तो परिपूर्ण नाही. जर ते बाह्य हस्तक्षेपापासून पूर्णपणे संरक्षित केले जाऊ शकतात, तर आम्हाला एकमेकांशी मजबूत जोडणीद्वारे हस्तक्षेपविरोधी आणि ईएमआय दडपशाहीचा हेतू साध्य करण्याची आवश्यकता नाही. डिफरेंशियल रूटिंगमध्ये चांगले अलगाव आणि संरक्षण आहे याची खात्री कशी करावी? रेषा आणि इतर सिग्नलमधील अंतर वाढवणे हा सर्वात मूलभूत मार्ग आहे. अंतराच्या चौरस संबंधाने विद्युत चुंबकीय क्षेत्राची ऊर्जा कमी होते. साधारणपणे, जेव्हा ओळींमधील अंतर ओळीच्या रुंदीपेक्षा 4 पट जास्त असते, तेव्हा त्यांच्यातील हस्तक्षेप अत्यंत कमकुवत असतो आणि मुळात दुर्लक्ष केले जाऊ शकते. याव्यतिरिक्त, ग्राउंड प्लेनद्वारे अलगाव देखील एक चांगला संरक्षक प्रभाव प्रदान करू शकतो. ही रचना बऱ्याचदा उच्च-फ्रिक्वेंसी (10G वरील) IC पॅकेज्ड PCB डिझाईन्समध्ये वापरली जाते, ज्याला CPW स्ट्रक्चर म्हणतात, कठोर विभेदक प्रतिबाधा नियंत्रण (2Z0), अंजीर सुनिश्चित करण्यासाठी. 1-8-19.

भिन्न सिग्नल लेयर्समध्ये डिफरेंशियल राउटिंग देखील केले जाऊ शकते, परंतु सामान्यत: याची शिफारस केली जात नाही, कारण प्रतिबाधा आणि वेगवेगळ्या थरांमधील छिद्रांसारखे फरक डिफरेंशियल मोड ट्रान्समिशन इफेक्ट नष्ट करू शकतात आणि सामान्य मोड आवाज आणू शकतात. याव्यतिरिक्त, जर दोन समीप स्तर घट्ट जोडलेले नसतील तर आवाजाचा प्रतिकार करण्यासाठी विभेदक मार्गांची क्षमता कमी होईल, परंतु आसपासच्या मार्गांसह योग्य अंतर राखल्यास क्रॉसस्टॉक ही समस्या नाही. सामान्य वारंवारतेमध्ये (GHz च्या खाली), EMI ही गंभीर समस्या होणार नाही. प्रयोग दर्शवतात की 500 मीटर पेक्षा जास्त 3Mils च्या अंतर असलेल्या रेषांचे विकिरण ऊर्जा 60dB पर्यंत पोहोचले आहे, जे FCC च्या इलेक्ट्रोमॅग्नेटिक रेडिएशन मानकाला पुरेसे आहे. म्हणूनच, डिझायनर्सना इलेक्ट्रोमॅग्नेटिक असंगततेबद्दल जास्त काळजी करण्याची आवश्यकता नाही विभेदक रेषांच्या अपुऱ्या जोडणीमुळे.

3. सर्पटाइन

लेआउटमध्ये सर्पाची ओळ अनेकदा वापरली जाते. वेळेचा विलंब समायोजित करणे आणि सिस्टम टाइमिंग डिझाइनची आवश्यकता पूर्ण करणे हा त्याचा मुख्य हेतू आहे. डिझायनर्सनी प्रथम हे समजून घेतले पाहिजे की सर्पाची तार सिग्नलची गुणवत्ता नष्ट करेल, ट्रान्समिशन विलंब बदलेल आणि वायरिंग करताना टाळावे. तथापि, व्यावहारिक रचनेत, सिग्नलचा पुरेसा होल्ड टाइम सुनिश्चित करण्यासाठी, किंवा सिग्नलच्या एकाच गटादरम्यानचा ऑफसेट वेळ कमी करण्यासाठी, वळण जाणीवपूर्वक केले पाहिजे.

तर नागिणी प्रसारण सिग्नल करण्यासाठी काय करते? लाईन चालताना मी कशाकडे लक्ष दिले पाहिजे? अंजीर मध्ये दाखवल्याप्रमाणे समांतर जोडणीची लांबी (Lp) आणि कपलिंग अंतर (S) हे दोन सर्वात महत्त्वाचे मापदंड आहेत. 1-8-21. साहजिकच, जेव्हा सिग्नल नागिन रेषेत प्रसारित केला जातो, तेव्हा फरक मोडच्या स्वरूपात समांतर रेषा विभागांमध्ये जोडणी होईल. लहान एस आहे, मोठा एलपी आहे आणि कपलिंगची डिग्री जास्त असेल. यामुळे क्रॉसस्टॉकमुळे कमी प्रसारण विलंब आणि सिग्नल गुणवत्तेत लक्षणीय घट होऊ शकते, जसे सामान्य मोड आणि डिफरेंशियल मोड क्रॉसस्टॉकच्या विश्लेषणासाठी अध्याय 3 मध्ये वर्णन केले आहे.

सर्पांशी व्यवहार करताना लेआउट अभियंत्यांसाठी येथे काही टिपा आहेत:

1. समांतर रेषा विभागाचे अंतर (एस) वाढवण्याचा प्रयत्न करा, जे किमान 3H पेक्षा जास्त आहे. H सिग्नल लाईन पासून रेफरन्स प्लेन पर्यंतचे अंतर दर्शवते. सर्वसाधारणपणे सांगायचे तर, ते एक मोठे वक्र घेणे आहे. जोपर्यंत एस पुरेसे मोठे आहे, जोडणीचा प्रभाव जवळजवळ पूर्णपणे टाळला जाऊ शकतो.

2. जेव्हा जोडणीची लांबी Lp कमी केली जाते, तेव्हा निर्माण होणारा क्रॉसस्टॉक संपृक्ततेपर्यंत पोहोचेल जेव्हा Lp चा विलंब दोनदा जवळ येईल किंवा सिग्नल वाढण्याची वेळ ओलांडेल.

3. सापासारखी रेषा स्ट्रिप-लाइन किंवा एम्बेडेड मायक्रो-स्ट्रिपमुळे सिग्नल ट्रान्समिशन विलंब सूक्ष्म पट्टीपेक्षा लहान असतो. सैद्धांतिकदृष्ट्या, रिबन लाइन क्रॉसस्टॉक मोडमुळे ट्रान्समिशन रेटवर परिणाम करत नाही.

4. वेळेच्या काटेकोर आवश्यकता असलेल्या हाय-स्पीड आणि सिग्नल लाईन्ससाठी, विशेषत: एका छोट्या भागात, सापाच्या रेषांवर न चालण्याचा प्रयत्न करा.

5. कोणत्याही कोनात सर्पिन मार्ग सहसा स्वीकारला जाऊ शकतो. अंजीर मध्ये C रचना. 1-8-20 प्रभावीपणे एकमेकांमधील जोड कमी करू शकतात.

6. हाय-स्पीड पीसीबी डिझाइनमध्ये, सर्पाइनमध्ये तथाकथित फिल्टरिंग किंवा हस्तक्षेपविरोधी क्षमता नाही आणि ते केवळ सिग्नलची गुणवत्ता कमी करू शकते, म्हणून ते केवळ वेळेच्या जुळणीसाठी वापरले जाते आणि इतर कोणत्याही हेतूसाठी नाही.

7. कधीकधी सर्पिल वळण मानले जाऊ शकते. सिम्युलेशन दर्शविते की त्याचा प्रभाव सामान्य नागिन वळणापेक्षा चांगला आहे.