Bố cục là một trong những kỹ năng làm việc cơ bản nhất của Thiết kế PCB kỹ sư. Chất lượng của hệ thống dây điện sẽ ảnh hưởng trực tiếp đến hiệu suất của toàn hệ thống, hầu hết lý thuyết thiết kế tốc độ cao cuối cùng phải được Layout hiện thực hóa và kiểm chứng, vì vậy có thể thấy rằng hệ thống dây điện là tối quan trọng trong thiết kế PCB tốc độ cao. Sau đây sẽ là quan điểm của việc đi dây thực tế có thể gặp một số tình huống, phân tích tính hợp lý của nó và đưa ra một số chiến lược định tuyến tối ưu hơn. Chủ yếu là từ đường Góc bên phải, đường chênh lệch, đường rắn và như vậy ba khía cạnh để xây dựng.

1. Đường đi hình chữ nhật

Đi dây góc phải thường được yêu cầu để tránh tình trạng đi dây PCB, và gần như đã trở thành một trong những tiêu chuẩn để đo chất lượng của hệ thống dây điện, vậy đi dây góc phải sẽ có tác động như thế nào đến việc truyền tín hiệu? Về nguyên tắc, đấu dây góc vuông sẽ làm thay đổi độ rộng đường truyền của đường truyền, dẫn đến gián đoạn trở kháng. Trên thực tế, không chỉ đường Angle phải, góc tấn, đường góc nhọn có thể gây ra thay đổi trở kháng.

Ảnh hưởng của việc căn chỉnh góc vuông đối với tín hiệu chủ yếu thể hiện ở ba khía cạnh: thứ nhất, góc có thể tương đương với tải điện dung trên đường truyền, làm chậm thời gian tăng sóng; Thứ hai, sự gián đoạn trở kháng sẽ gây ra phản xạ tín hiệu; Thứ ba, EMI được tạo ra bởi đầu Angle bên phải.

Điện dung ký sinh gây ra bởi Góc bên phải của đường dây truyền tải có thể được tính theo công thức thực nghiệm sau:

C = 61W (Er) 1/2 / Z0

Trong công thức trên, C là điện dung tương đương ở góc (pF), W là chiều rộng của đường (inch), ε R là hằng số điện môi của môi trường và Z0 là trở kháng đặc trưng của quá trình truyền. hàng. Ví dụ: đối với đường truyền 4Mils 50 ohm (εr 4.3), điện dung của Góc bên phải là khoảng 0.0101pF và biến thể thời gian tăng có thể được ước tính:

T10-90% = 2.2 * C * z0 / 2 = 2.2 * 0.0101 * 50/2 = 0.556 giây

Từ tính toán có thể thấy rằng hiệu ứng điện dung do hệ thống dây góc vuông mang lại là cực kỳ nhỏ.

Khi độ rộng đường thẳng góc vuông tăng lên, trở kháng tại điểm này sẽ giảm, do đó sẽ xảy ra hiện tượng phản xạ tín hiệu nhất định. Chúng ta có thể tính trở kháng tương đương sau khi chiều rộng đường dây tăng lên theo công thức tính trở kháng được đề cập trong phần đường dây truyền tải, sau đó tính hệ số phản xạ theo công thức kinh nghiệm: ρ = (Zs-Z0) / (Zs + Z0), đấu dây góc vuông chung dẫn đến trở kháng thay đổi trong khoảng 7% -20%, do đó hệ số phản xạ tối đa là khoảng 0.1. Hơn nữa, như có thể thấy trong hình bên dưới, trở kháng của đường truyền thay đổi đến mức tối thiểu trong chiều dài của đường W / 2, và sau đó khôi phục trở lại bình thường sau thời gian W / 2. Thời gian thay đổi toàn bộ trở kháng rất ngắn, thường trong vòng 10 giây. Sự thay đổi nhanh và nhỏ như vậy hầu như không đáng kể đối với việc truyền tín hiệu chung.

Nhiều người hiểu như vậy về định tuyến theo góc vuông, tin rằng đầu tip dễ phát hoặc nhận sóng điện từ và tạo ra EMI, điều này đã trở thành một trong những lý do tại sao nhiều người nghĩ rằng định tuyến theo góc vuông là không thể thực hiện được. Tuy nhiên, nhiều kết quả thử nghiệm thực tế cho thấy đường góc vuông không tạo ra nhiều EMI hơn đường thẳng. Có lẽ hiệu suất của thiết bị hiện tại và mức thử nghiệm hạn chế độ chính xác của thử nghiệm, nhưng ít nhất nó cho thấy rằng bức xạ của đường góc phải nhỏ hơn sai số đo của chính thiết bị. Nói chung, căn chỉnh góc phải không quá khủng khiếp như bạn tưởng. Ít nhất là trong các ứng dụng dưới GHz, bất kỳ hiệu ứng nào như điện dung, phản xạ, EMI, v.v. hầu như không được phản ánh trong các bài kiểm tra TDR. Kỹ sư thiết kế PCB tốc độ cao nên tập trung vào bố trí, thiết kế nguồn / mặt đất, thiết kế hệ thống dây điện, lỗ thủng, v.v. Tất nhiên, mặc dù ảnh hưởng của đường đi hình chữ nhật không quá nghiêm trọng, nhưng không có nghĩa là chúng ta có thể đi đúng Đường góc, sự chú ý đến từng chi tiết là phẩm chất cần thiết đối với mọi kỹ sư giỏi, và cùng với sự phát triển nhanh chóng của các mạch kỹ thuật số , Các kỹ sư PCB xử lý tần số tín hiệu cũng sẽ tiếp tục cải thiện, với hơn 10 GHZ lĩnh vực thiết kế RF, Những góc vuông nhỏ này có thể trở thành tâm điểm của các bài toán tốc độ cao.

2. Sự khác biệt của

Tín hiệu DifferenTIal được sử dụng rộng rãi trong thiết kế mạch tốc độ cao. Tín hiệu quan trọng nhất trong mạch là thiết kế Tín hiệu Khác biệt. Làm thế nào để đảm bảo hiệu suất tốt của nó trong thiết kế PCB? Với hai câu hỏi này trong tâm trí, chúng ta chuyển sang phần tiếp theo của cuộc thảo luận.

Tín hiệu vi sai là gì? Bằng tiếng Anh đơn giản, trình điều khiển gửi hai tín hiệu tương đương và đảo ngược và người nhận sẽ so sánh sự khác biệt giữa hai điện áp để xác định xem trạng thái logic là “0” hay “1”. Cặp dây mang tín hiệu vi sai được gọi là dây vi sai.

So với định tuyến tín hiệu một đầu thông thường, tín hiệu vi sai có những ưu điểm rõ ràng nhất trong ba khía cạnh sau:

A. Khả năng chống nhiễu mạnh, vì sự ghép nối giữa hai đường phân rất tốt, khi có nhiễu thì chúng gần như ghép vào hai đường cùng một lúc và máy thu chỉ quan tâm đến sự khác biệt giữa hai tín hiệu, vì vậy tiếng ồn ở chế độ chung bên ngoài có thể bị loại bỏ hoàn toàn.

B. Nó có thể ngăn chặn hiệu quả EMI. Tương tự, bởi vì hai tín hiệu có cực tính trái ngược nhau, trường điện từ do chúng bức xạ có thể triệt tiêu lẫn nhau. Các khớp nối càng gần nhau, năng lượng điện từ phát ra thế giới bên ngoài càng ít.

C. Định vị thời gian là chính xác. Vì sự thay đổi chuyển mạch của các tín hiệu vi sai nằm ở giao điểm của hai tín hiệu, không giống như các tín hiệu kết thúc đơn thông thường được đánh giá bằng điện áp ngưỡng cao và thấp, nó ít bị ảnh hưởng bởi quá trình và nhiệt độ, có thể giảm lỗi thời gian và phù hợp hơn đối với mạch có tín hiệu biên độ thấp. LVDS (phép phân biệt điện áp thấp) đề cập đến công nghệ tín hiệu vi sai biên độ nhỏ này.

Đối với các kỹ sư PCB, mối quan tâm quan trọng nhất là làm thế nào để đảm bảo rằng những ưu điểm này của định tuyến vi sai có thể được sử dụng đầy đủ trong quá trình định tuyến thực tế. Có lẽ chỉ cần tiếp xúc với Layout mọi người sẽ hiểu được yêu cầu chung của định tuyến vi sai, đó là “độ dài bằng nhau, khoảng cách bằng nhau”. Isometric là đảm bảo hai tín hiệu vi sai luôn duy trì phân cực ngược nhau, giảm thành phần mode chung; Isometric chủ yếu là để đảm bảo cùng một trở kháng vi sai, giảm phản xạ. “Càng gần càng tốt” đôi khi là một trong những yêu cầu đối với định tuyến vi sai. Nhưng không có quy tắc nào trong số này được áp dụng một cách máy móc, và nhiều kỹ sư dường như không hiểu bản chất của tín hiệu vi sai tốc độ cao. Phần sau tập trung vào một số lỗi thường gặp trong thiết kế tín hiệu vi sai PCB.

Quan niệm sai lầm 1: Các tín hiệu vi sai không cần mặt phẳng nền làm đường dẫn dòng chảy ngược, hoặc nghĩ rằng các đường dây vi sai cung cấp đường dẫn dòng chảy ngược cho nhau. Nguyên nhân của sự hiểu nhầm này là do hiện tượng bề mặt, hoặc cơ chế truyền tín hiệu tốc độ cao chưa đủ sâu. Như có thể thấy từ cấu trúc của đầu nhận trong Fig. 1-8-15, dòng phát của bóng bán dẫn Q3 và Q4 là tương đương và ngược chiều, và dòng điện của chúng tại đường giao nhau loại bỏ chính xác nhau (I1 = 0). Do đó, mạch vi sai không nhạy cảm với các vật phóng mặt đất tương tự và các tín hiệu nhiễu khác có thể tồn tại trong nguồn điện và mặt đất. Việc loại bỏ dòng chảy ngược một phần của mặt đất không có nghĩa là mạch vi sai không lấy mặt phẳng tham chiếu làm đường trả tín hiệu. Trên thực tế, trong phân tích luồng ngược tín hiệu, cơ chế của định tuyến vi sai cũng giống như cơ chế của định tuyến một đầu thông thường, cụ thể là

Tín hiệu tần số luôn truyền ngược lại dọc theo đoạn mạch có độ tự cảm nhỏ nhất. Điểm khác biệt lớn nhất nằm ở chỗ, dây chênh lệch không chỉ có khớp nối với mặt đất, mà còn có khớp nối với nhau. Khớp nối mạnh trở thành đường dẫn dòng chảy ngược chính.

Trong thiết kế mạch PCB, khớp nối giữa các dây vi sai nói chung là nhỏ, thường chỉ chiếm 10 ~ 20% mức độ khớp nối và phần lớn khớp nối là xuống đất, vì vậy đường dẫn dòng ngược chính của hệ thống dây vi sai vẫn tồn tại trong đất. chiếc máy bay. Trong trường hợp không liên tục trong mặt phẳng cục bộ, việc ghép nối giữa các tuyến vi phân cung cấp đường dẫn dòng chảy ngược chính trong vùng không có mặt phẳng tham chiếu, như thể hiện trong Hình. 1-8-17. Mặc dù tác động của sự gián đoạn của mặt phẳng tham chiếu đối với hệ thống dây vi sai không nghiêm trọng như đối với hệ thống dây một đầu thông thường, nhưng nó vẫn sẽ làm giảm chất lượng của tín hiệu vi sai và tăng EMI, điều này nên tránh càng xa càng tốt. Một số nhà thiết kế tin rằng mặt phẳng tham chiếu của đường truyền vi phân có thể được loại bỏ để triệt tiêu một phần của tín hiệu phương thức chung trong truyền vi phân, nhưng về mặt lý thuyết thì cách tiếp cận này không được mong muốn. Làm thế nào để kiểm soát trở kháng? Nếu không cung cấp vòng lặp trở kháng mặt đất cho tín hiệu chế độ chung, bức xạ EMI nhất định sẽ gây ra, gây hại nhiều hơn lợi.

Quan niệm 2: Duy trì khoảng cách bằng nhau quan trọng hơn độ dài dòng phù hợp. Trong hệ thống dây PCB thực tế, nó thường không thể đáp ứng các yêu cầu của thiết kế vi sai. Do sự phân bố của chân, lỗ và không gian đi dây và các yếu tố khác, cần đạt được mục đích khớp chiều dài đường dây thông qua cách quấn thích hợp, nhưng kết quả tất yếu là một phần của cặp sai khác không thể song song, lúc này, làm thế nào chọn? Trước khi đi đến kết luận, chúng ta hãy xem các kết quả mô phỏng sau đây. Có thể thấy từ kết quả mô phỏng trên rằng dạng sóng của sơ đồ 1 và sơ đồ 2 gần như trùng khớp, có nghĩa là, ảnh hưởng của khoảng cách không bằng nhau là nhỏ nhất, và ảnh hưởng của sự không phù hợp độ dài dòng lớn hơn nhiều đối với trình tự thời gian (Sơ đồ 3) . Dưới góc độ phân tích lý thuyết, mặc dù khoảng cách không nhất quán sẽ dẫn đến thay đổi trở kháng chênh lệch, nhưng do bản thân sự ghép nối giữa các cặp chênh lệch không đáng kể nên phạm vi thay đổi trở kháng cũng rất nhỏ, thường nằm trong khoảng 10%, chỉ tương đương. đối với sự phản xạ gây ra bởi một lỗ, điều này sẽ không gây ra ảnh hưởng đáng kể đến việc truyền tín hiệu. Khi độ dài đường truyền không khớp, ngoài độ lệch trình tự thời gian, các thành phần chế độ chung được đưa vào tín hiệu vi sai, điều này làm giảm chất lượng tín hiệu và tăng EMI.

Có thể nói, quy tắc quan trọng nhất trong thiết kế dây vi sai PCB là phù hợp với chiều dài đường dây, các quy tắc khác có thể được xử lý linh hoạt tùy theo yêu cầu thiết kế và ứng dụng thực tế.

Sai lầm thứ ba: nghĩ rằng đường khác biệt phải dựa vào rất gần. Mục đích của việc giữ các đường chênh lệch gần nhau không gì khác ngoài việc tăng khả năng ghép nối của chúng, vừa để cải thiện khả năng miễn nhiễm với tiếng ồn, vừa để tận dụng phân cực ngược lại của từ trường để triệt tiêu nhiễu điện từ thế giới bên ngoài. Mặc dù cách tiếp cận này rất thuận lợi trong hầu hết các trường hợp, nhưng nó không phải là tuyệt đối. Nếu chúng có thể được che chắn hoàn toàn khỏi sự can thiệp từ bên ngoài, thì chúng ta không cần đạt được mục đích chống nhiễu và triệt tiêu EMI thông qua việc kết hợp chặt chẽ với nhau nữa. Làm thế nào để đảm bảo rằng định tuyến vi sai có cách ly và che chắn tốt? Tăng khoảng cách giữa các đường và các tín hiệu khác là một trong những cách cơ bản nhất. Năng lượng của trường điện từ giảm dần theo quan hệ bình phương của khoảng cách. Nói chung, khi khoảng cách giữa các đường gấp 4 lần chiều rộng đường truyền, thì sự giao thoa giữa chúng là cực kỳ yếu và về cơ bản có thể bỏ qua. Ngoài ra, sự cách ly qua mặt phẳng đất cũng có thể mang lại tác dụng che chắn tốt. Cấu trúc này thường được sử dụng trong các thiết kế PCB đóng gói vi mạch tần số cao (trên 10G), được gọi là cấu trúc CPW, để đảm bảo kiểm soát trở kháng vi sai nghiêm ngặt (2Z0), FIG. 1-8-19.

Định tuyến vi sai cũng có thể được thực hiện trong các lớp tín hiệu khác nhau, nhưng điều này nói chung không được khuyến khích, bởi vì sự khác biệt như trở kháng và thông qua các lỗ trong các lớp khác nhau có thể phá hủy hiệu ứng truyền phương thức vi sai và tạo ra nhiễu phương thức chung. Ngoài ra, nếu hai lớp kế cận không được kết hợp chặt chẽ với nhau, khả năng chống nhiễu của định tuyến vi sai sẽ bị giảm, nhưng nhiễu xuyên âm không phải là vấn đề nếu duy trì khoảng cách thích hợp với định tuyến xung quanh. Ở tần số chung (dưới GHz), EMI sẽ không phải là một vấn đề nghiêm trọng. Thực nghiệm cho thấy sự suy giảm năng lượng bức xạ của các vạch vi sai với khoảng cách 500Mils vượt quá 3 mét đã đạt tới 60dB, đủ để đáp ứng tiêu chuẩn bức xạ ĐIỆN TỪ của FCC. Do đó, các nhà thiết kế không cần phải lo lắng quá nhiều về sự không tương thích điện từ gây ra bởi sự ghép nối không đủ của các đường vi sai.

3. ngoằn ngoèo

Một đường ngoằn ngoèo thường được sử dụng trong Bố cục. Mục đích chính của nó là điều chỉnh độ trễ thời gian và đáp ứng các yêu cầu của thiết kế thời gian hệ thống. Đầu tiên các nhà thiết kế nên hiểu rằng dây ngoằn ngoèo sẽ phá hủy chất lượng tín hiệu, thay đổi độ trễ truyền dẫn, và nên tránh khi đi dây. Tuy nhiên, trong thiết kế thực tế, để đảm bảo đủ thời gian lưu giữ của các tín hiệu, hoặc để giảm thời gian bù trừ giữa cùng một nhóm tín hiệu, việc quấn dây phải được thực hiện một cách có chủ ý.

Vậy serpentine làm gì để truyền tín hiệu? Khi đi dây cần chú ý điều gì? Hai thông số quan trọng nhất là chiều dài khớp nối song song (Lp) và khoảng cách ghép nối (S), như được thể hiện trong Hình. 1-8-21. Rõ ràng, khi tín hiệu được truyền theo đường ngoằn ngoèo, sẽ có sự ghép nối giữa các đoạn đường thẳng song song dưới dạng phương thức sai phân. S càng nhỏ thì Lp càng lớn và độ liên kết càng lớn. Điều này có thể dẫn đến giảm độ trễ truyền và giảm đáng kể chất lượng tín hiệu do nhiễu xuyên âm, như được mô tả trong chương 3 để phân tích nhiễu xuyên âm chế độ chung và chế độ vi sai.

Dưới đây là một số mẹo dành cho các kỹ sư Bố cục khi xử lý serpentines:

1. Cố gắng tăng khoảng cách (S) của đoạn thẳng song song lớn hơn 3H một cách ít nhất. H là khoảng cách từ đường tín hiệu đến mặt phẳng tham chiếu. Nói chung, nó là để có một đường cong lớn. Miễn là S đủ lớn, hiệu ứng ghép gần như hoàn toàn có thể tránh được.

2. Khi chiều dài khớp nối Lp được giảm xuống, nhiễu xuyên âm được tạo ra sẽ đạt tới mức bão hòa khi độ trễ của Lp hai lần tiếp cận hoặc vượt quá thời gian tăng tín hiệu.

3. Độ trễ truyền tín hiệu do Đường dây dạng dải hoặc vi dải nhúng gây ra nhỏ hơn độ trễ của vi dải. Về mặt lý thuyết, dòng ruy-băng không ảnh hưởng đến tốc độ truyền vì nhiễu xuyên âm chế độ vi sai.

4. Đối với các đường tín hiệu và tốc độ cao có yêu cầu nghiêm ngặt về thời gian, cố gắng không đi đường ngoằn ngoèo, đặc biệt là trong khu vực nhỏ.

5. Định tuyến ngoằn ngoèo ở bất kỳ Góc nào thường có thể được áp dụng. Cấu trúc C trong Fig. 1-8-20 có thể làm giảm hiệu quả sự ghép nối giữa nhau.

6. Trong thiết kế PCB tốc độ cao, serpentine không có cái gọi là khả năng lọc hoặc chống nhiễu, và chỉ có thể làm giảm chất lượng tín hiệu, vì vậy nó chỉ được sử dụng để khớp thời gian chứ không có mục đích nào khác.

7. Đôi khi cuộn dây xoắn ốc có thể được xem xét. Mô phỏng cho thấy tác dụng của nó tốt hơn cuộn dây ngoằn ngoèo bình thường.