排版是最基本的工作技能之一 PCB設計 工程師。 佈線的質量將直接影響整個系統的性能，大部分高速設計理論最終都必須通過Layout來實現和驗證，可見佈線在高速PCB設計中至關重要。 下面將針對實際佈線中可能遇到的一些情況，分析其合理性，並給出一些更優化的佈線策略。 主要從直角線、差線、蛇線等三個方面來闡述。

1. 矩形走線

PCB佈線中一般都要求直角佈線，避免出現這種情況，幾乎已經成為衡量佈線質量的標準之一，那麼直角佈線對信號傳輸有多大影響呢？ 原則上，直角佈線會改變傳輸線的線寬，導致阻抗不連續。 事實上，不僅直角線，ton角、銳角線都可能引起阻抗變化。

直角走線對信號的影響主要體現在三個方面：第一，拐角可以相當於傳輸線上的容性負載，減緩上升時間； 其次，阻抗不連續會引起信號反射； 第三，直角尖端產生的EMI。

傳輸線直角引起的寄生電容可由以下經驗公式計算：

C=61W(Er)1/2/Z0

上式中，C為拐角處等效電容（pF），W為線寬（英寸），εR為介質介電常數，Z0為傳輸特性阻抗線。 例如，對於 4Mils 50 ohm 傳輸線（εr 4.3），直角電容約為 0.0101pF，可以估算上升時間變化：

T10-90%=2.2*C* z0/2 =2.2* 0.0101*50/2 = 0.556ps

從計算中可以看出，直角佈線帶來的電容效應極小。

隨著直角線的線寬增加，該點的阻抗會降低，所以會有一定的信號反射現象。 我們可以根據傳輸線部分提到的阻抗計算公式計算線寬增加後的等效阻抗，然後根據經驗公式計算反射係數： ρ=(Zs-Z0)/(Zs+Z0)，一般直角佈線導致阻抗變化在7%-20%之間，所以最大反射係數在0.1左右。 而且，從下圖可以看出，傳輸線阻抗在W/2線的長度內變化到最小，然後在W/2次後恢復到正常阻抗。 整個阻抗變化的時間很短，通常在10ps以內。 這種快速而微小的變化對於一般的信號傳輸來說幾乎可以忽略不計。

很多人對直角佈線都有這樣的認識，認為尖端容易發射或接收電磁波而產生EMI，這也成為很多人認為不能直角佈線的原因之一。 然而，許多實際測試結果表明，直角線產生的 EMI 並不比直線大。 或許目前的儀器性能和測試水平制約了測試的準確性，但至少說明直角線的輻射小於儀器本身的測量誤差。 一般來說，直角對齊並不像看起來那麼糟糕。 至少在低於 GHz 的應用中，TDR 測試中幾乎沒有反映任何影響，例如電容、反射、EMI 等。 高速PCB的設計工程師應該專注於佈局、電源/地設計、佈線設計、穿孔等。 當然，雖然矩形走線的影響不是很嚴重，但並不是說我們可以走直角線，注重細節是每個優秀工程師必備的素質，而且隨著數字電路的飛速發展，PCB工程師對信號頻率的處理也將不斷提高，到10 GHZ以上的射頻設計領域， 這些小的直角可以成為高速問題的焦點。

2. 區別

差分信號廣泛用於高速電路設計。 電路中最重要的信號是差分信號設計。 如何保證其在PCB設計中的良好表現？ 考慮到這兩個問題，我們繼續討論的下一部分。

什麼是差分信號？ 通俗地說，驅動器發送兩個等效和反相信號，接收器比較兩個電壓之間的差異，以確定邏輯狀態是“0”還是“1”。 承載差分信號的那對導線稱為差分導線。

與普通單端信號路由相比，差分信號在以下三個方面的優勢最為明顯：

A.抗干擾能力強，因為兩條差分線之間的耦合性很好，當有噪聲干擾時，幾乎同時耦合到兩條線，接收端只關心兩條信號的差異，因此可以完全消除外部共模噪聲。

B. 可有效抑制EMI。 同樣，由於兩個信號極性相反，它們輻射的電磁場可以相互抵消。 耦合越近，釋放到外界的電磁能越少。

C、定時定位準確。 由於差分信號的開關變化位於兩個信號的交點處，不像常見的單端信號通過高低閾值電壓來判斷，受工藝和溫度的影響較小，可以減少時序誤差，更適合用於具有低幅度信號的電路。 LVDS（low voltage differenceTIalsignaling）指的是這種小幅度差分信號技術。

對於PCB工程師來說，最關心的就是如何保證差分佈線的這些優勢在實際佈線中得到充分利用。 或許只要接觸過Layout的人都會明白差分佈線的一般要求，那就是“等長、等距”。 等距是為了保證兩個差分信號始終保持相反的極性，減少共模分量； 等距主要是保證差分阻抗相同，減少反射。 “盡可能接近”有時是差分路由的要求之一。 但是這些規則都不是機械應用的，而且許多工程師似乎並不了解高速差分信號的本質。 下面重點介紹PCB差分信號設計中的幾個常見錯誤。

誤解一：差分信號不需要地平面作為回流路徑，或者認為差分線為彼此提供回流路徑。 造成這種誤解的原因是被表面現象混淆了，或者高速信號傳輸的機制還不夠深。 從圖1中接收端的結構可以看出。 如圖8-15-3所示，晶體管Q4和Q1的發射極電流相等且相反，它們在結點處的電流正好相互抵消（I0=XNUMX）。 因此，差分電路對電源和接地平面中可能存在的類似接地投影和其他噪聲信號不敏感。 地平面的部分回流抵消並不意味著差分電路不以參考平面作為信號返迴路徑。 其實在信號回流分析中，差分走線的機制和普通單端走線是一樣的，即高

頻率信號總是沿著電感最小的電路回流。 最大的區別在於差分線不僅對地有耦合，而且相互之間也有耦合。 強耦合成為主要的回流路徑。

PCB電路設計中，差分走線之間的耦合一般很小，通常只佔耦合度的10~20%，而且大部分耦合到地，所以差分走線的主要回流路徑仍然存在於地中飛機。 在局部平面不連續的情況下，不同路徑之間的耦合在沒有參考平面的區域中提供了主要的回流路徑，如圖 1 所示。 8-17-XNUMX。 參考平面的不連續性對差分佈線的影響雖然沒有普通單端佈線那麼嚴重，但仍會降低差分信號的質量，增加EMI，應盡量避免。 有的設計者認為可以去除差動傳輸線路的參考平面，以抑制差動傳輸中的部分共模信號，但理論上這種做法是不可取的。 如何控制阻抗？ 如果不為共模信號提供接地阻抗環路，勢必會產生EMI輻射，弊大於利。

誤區二：保持等間距比匹配線長更重要。 在實際PCB佈線中，往往無法滿足差分設計的要求。 由於引腳、孔洞的分佈以及佈線空間等因素，需要通過適當的繞線來達到線長匹配的目的，但結果不可避免的是部分差分對不能平行，此時，如何選擇？ 在我們下結論之前，讓我們來看看下面的模擬結果。 從上面的仿真結果可以看出，方案1和方案2的波形幾乎重合，也就是說間距不等的影響最小，線長不匹配對時序的影響要大得多（方案3） . 從理論分析來看，雖然間距不一致會導致差分阻抗變化，但由於差分對本身之間的耦合併不顯著，所以阻抗變化的範圍也很小，通常在10%以內，僅等效孔引起的反射，不會對信號傳輸造成顯著影響。 一旦線路長度不匹配，除了時序偏移之外，共模分量會被引入到差分信號中，這會降低信號質量並增加 EMI。

可以說PCB差分佈線設計中最重要的規則就是線長的匹配，其他規則可以根據設計要求和實際應用靈活處理。

誤解三：認為差線必須靠得很近。 保持差分線靠近的點無非是增加它們的耦合，既可以提高它們對噪聲的免疫力，又可以利用磁場的相反極性來抵消來自外界的電磁干擾。 雖然這種方法在大多數情況下是非常有利的，但也不是絕對的。 如果它們能夠完全屏蔽外界干擾，那麼我們就不再需要通過相互之間的強耦合來達到抗干擾和抑制EMI的目的。 如何保證差分走線有良好的隔離和屏蔽？ 增加線路與其他信號之間的距離是最基本的方法之一。 電磁場的能量隨著距離的平方關係減小。 一般來說，當線之間的距離大於線寬的4倍時，它們之間的干擾非常微弱，基本可以忽略。 此外，通過地平面的隔離也可以提供良好的屏蔽效果。 這種結構常用於高頻（10G以上）IC封裝PCB設計，稱為CPW結構，以保證嚴格的差分阻抗控制（2Z0），如圖。 1-8-19。

差分走線也可以在不同的信號層進行，但一般不推薦這樣做，因為不同層的阻抗和通孔等差異會破壞差模傳輸效果並引入共模噪聲。 另外，如果相鄰兩層沒有緊密耦合，差分佈線抗噪聲的能力會降低，但如果與周圍佈線保持適當的間距，串擾就不是問題。 在一般頻率下（低於 GHz），EMI 不會是一個嚴重的問題。 實驗表明，500米以外3Mils的差分線路輻射能量衰減達到60dB，足以滿足FCC的ELECTROMAGNETIC輻射標準。 因此，設計人員無需過多擔心差分線耦合不足導致的電磁不兼容問題。

3. 蛇紋石

在 Layout 中經常使用蛇形線。 其主要目的是調整延時，滿足系統時序設計的要求。 設計人員首先應了解蛇形線會破壞信號質量，改變傳輸延遲，佈線時應盡量避免。 但在實際設計中，為了保證信號有足夠的保持時間，或者減少同一組信號之間的時間偏移，必須有意識地進行繞線。

那麼蛇紋石對信號傳輸有什麼作用呢？ 走線要注意什麼？ 兩個最關鍵的參數是平行耦合長度 (Lp) 和耦合距離 (S)，如圖 1 所示。 8-21-XNUMX。 顯然，當信號以蛇形線傳輸時，平行線段之間會以差模的形式耦合。 S越小，Lp越大，耦合度越大。 如第 3 章共模和差模串擾的分析所述，這可能會導致傳輸延遲減少和信號質量因串擾而顯著降低。

以下是佈局工程師在處理蛇形時的一些提示：

1. 盡量增加平行線段的距離（S），至少大於3H。 H是指信號線到參考平面的距離。 一般來說，就是走大曲線。 只要S足夠大，耦合效應幾乎可以完全避免。

2. 當耦合長度Lp減小時，當Lp的延遲接近或超過信號上升時間的兩倍時，產生的串擾就會達到飽和。

3. 帶狀線或嵌入式微帶的蛇形線引起的信號傳輸延遲比微帶小。 理論上，帶狀線不會因為差模串擾而影響傳輸速率。

4. 對於時序要求嚴格的高速和信號線，盡量不要走蛇形線，尤其是在小範圍內。

5. 通常可以採用任意角度的蛇形走線。 圖 1 中的 C 結構8-20-XNUMX 可以有效降低彼此之間的耦合。

6. 在高速PCB設計中，蛇紋石沒有所謂的濾波或抗干擾能力，只能降低信號質量，所以只用於時序匹配，沒有其他用途。

7. 有時可以考慮螺旋纏繞。 仿真表明其效果優於普通蛇形繞組。