Amb l’augment de la velocitat de commutació de sortida del circuit integrat i Placa PCB density, Signal Integrity has become one of the issues that must be concerned in high-speed digital PCB design. The parameters of components and PCB board, the layout of components on PCB board, the wiring of high-speed Signal line and other factors, Can cause problems with signal integrity.

For PCB layouts, signal integrity requires a board layout that does not affect signal timing or voltage, while for circuit wiring, signal integrity requires termination elements, layout strategies, and wiring information. L’alta velocitat del senyal en una PCB, la col·locació incorrecta dels components finals o el cablejat incorrecte dels senyals d’alta velocitat poden provocar problemes d’integritat del senyal, que poden provocar que el sistema emeti dades incorrectes, el circuit funcioni incorrectament o no funcioni gens. How to take signal integrity into full consideration and take effective control measures in PCB design has become a hot topic in PCB design industry.

Signal integrity Problem Good signal integrity means that the signal can respond with the correct timing and voltage level values when required. Per contra, quan el senyal no respon correctament, hi ha un problema d’integritat del senyal. Els problemes d’integritat del senyal poden provocar o conduir directament a distorsió del senyal, errors de temporització, dades incorrectes, línies de control i adreces i un mal funcionament del sistema, o fins i tot una fallada del sistema. En el procés de disseny de PCB, la gent ha acumulat moltes regles de disseny de PCB. En el disseny de PCB, la integritat del senyal de la PCB es pot aconseguir millor fent referència acurada a aquestes regles de disseny.

When designing PCB, we should first understand the design information of the whole circuit board, which mainly includes:

1. The number of devices, device size, device package, chip rate, whether PCB is divided into low speed, medium speed and high speed area, which is the interface input and output area;

2. The overall layout requirements, device layout location, whether there is a high power device, chip device heat dissipation special requirements;

3. Tipus de línia de senyal, velocitat i direcció de transmissió, requisits de control d’impedància de la línia de senyal, direcció de velocitat del bus i situació de conducció, senyals clau i mesures de protecció;

4. Tipus de subministrament elèctric, tipus de terra, requisits de tolerància al soroll per a subministrament elèctric i terra, configuració i segmentació de la font d’alimentació i del pla de terra;

5. Tipus i taxes de línies de rellotge, font i direcció de les línies de rellotge, requisits de retard de rellotge, requisits de línia més llargs.

Disseny en capes de PCB

Després d’entendre la informació bàsica de la placa de circuit, cal ponderar els requisits de disseny del cost de la placa de circuit i de la integritat del senyal i escollir un nombre raonable de capes de cablejat. At present, the circuit board has gradually developed from single layer, double layer and four layer to more multi-layer circuit board. Multi-layer PCB design can improve the reference surface of signal routing and provide backflow path for signal, which is the main measure to achieve good signal integrity. When designing PCB layering, follow the following rules:

1. El pla de referència serà preferiblement el pla de terra. Both power supply and ground plane can be used as reference plane, and both have certain shielding function. No obstant això, l’efecte de protecció del pla de subministrament d’energia és molt inferior al del pla de terra a causa de la seva impedància característica més elevada i la diferència de potencial més gran entre el pla de subministrament d’energia i el nivell de terra de referència.

2. Digital circuit and analog circuit are layered. Quan els costos de disseny ho permetin, és millor disposar circuits digitals i analògics en capes separades. If must want to arrange in same wiring layer, can use ditch, add earthing line, the method such as dividing line to remedy. La potència i el sòl analògics i digitals han de ser separats, mai barrejats.

3. L’enrutament del senyal clau de les capes adjacents no travessa l’àrea de segmentació. Els senyals formaran un gran bucle de senyal a tota la regió i generaran una radiació forta. If the signal cable must cross the area when the ground cable is divided, a single point can be connected between the ground to form a connection bridge between the two ground points, and then the cable can be routed through the connection bridge.

4. Hi hauria d’haver un pla de terra relativament complet per sota de la superfície del component. La integritat del pla de terra s’ha de mantenir en la mesura del possible per a la placa multicapa. Normalment no es permet que les línies de senyal funcionin al pla de terra.

5, alta freqüència, alta velocitat, rellotge i altres línies de senyal clau haurien de tenir un pla de terra adjacent. In this way, the distance between signal line and ground line is only the distance between PCB layers, so the actual current always flows in the ground line directly below the signal line, forming the smallest signal loop area and reducing radiation.

How to design the signal of integrity PCB

PCB layout design

La clau del disseny de la integritat del senyal del tauler imprès és el disseny i el cablejat, que està directament relacionat amb el rendiment del PCB. Prior to layout, the PCB size must be determined to meet the function at the lowest possible cost. Si el PCB és massa gran i distribuït, la línia de transmissió pot ser molt llarga, cosa que augmentarà la impedància, la resistència al soroll i el cost. If the components are placed together, heat dissipation is poor, and coupling crosstalk may occur in adjacent wiring. Per tant, el disseny s’ha de basar en les unitats funcionals del circuit, tenint en compte la compatibilitat electromagnètica, la dissipació de calor i els factors d’interfície.

Quan col·loqueu un PCB amb senyals digitals i analògics barrejats, no barregeu senyals digitals i analògics. Si s’han de barrejar senyals analògics i digitals, assegureu-vos de alinear-los verticalment per reduir l’efecte de l’acoblament creuat. El circuit digital, el circuit analògic i el circuit de generació de soroll de la placa de circuits s’han de separar i primer s’ha d’encaminar el circuit sensible i eliminar el camí d’acoblament entre els circuits. En particular, tingueu en compte les línies de rellotge, restabliment i interrupció, no paral·lelitzeu aquestes línies amb les línies d’interruptor d’alt corrent, en cas contrari fàcilment danyades pels senyals d’acoblament electromagnètic, provocant un reinici o interrupció inesperats. The overall layout should follow the following principles:

1. El disseny de particions funcionals, el circuit analògic i el circuit digital del PCB han de tenir un disseny espacial diferent.

2. Segons el procés de senyal del circuit per organitzar les unitats de circuit funcionals, de manera que el senyal flueixi per mantenir la mateixa direcció.

3. Take the core components of each functional circuit unit as the center, and other components are arranged around it.

4. Shorten the connection between high-frequency components as much as possible and try to reduce their distribution parameters.

5. Easily disturbed components should not be too close to each other, input and output components should be far away.

How to design the signal of integrity PCB

Disseny de cablejat de PCB

Totes les línies de senyal s’han de classificar abans del cablejat de PCB. First of all, clock line, sensitive signal line, and then high-speed signal line, in order to ensure that this kind of signal through the hole is enough, distribution parameters of good characteristics, and then general unimportant signal line.

Incompatible signal lines should be far away from each other and do not parallel wiring, such as digital and analog, high speed and low speed, high current and small current, high voltage and low voltage. Els cables de senyal de diferents capes s’han d’encaminar verticalment entre si per reduir la diafonia. La disposició de les línies de senyal s’organitza millor segons la direcció del flux del senyal. La línia de senyal de sortida d’un circuit no s’hauria de tornar a la zona de la línia de senyal d’entrada. High-speed signal lines should be kept as short as possible to avoid interfering with other signal lines. Al panell doble, si cal, es pot afegir el cable de terra d’aïllament a banda i banda de la línia de senyal d’alta velocitat. Totes les línies de rellotge d’alta velocitat del tauler multicapa s’han de protegir segons la longitud de les línies de rellotge.

Els principis generals per al cablejat són:

1. En la mesura del possible, escolliu el disseny de cablejat de baixa densitat i el cablejat del senyal en la mesura del possible, de manera que el gruix sigui consistent, que afavoreixi la concordança de la impedància. Per al circuit de RF, el disseny no raonable de la direcció de la línia del senyal, l’amplada i l’espaiat entre línies pot causar interferències creuades entre les línies de transmissió del senyal.

2. En la mesura del possible, evitar cables d’entrada i sortida adjacents i cablejat paral·lel de llarga distància. Per reduir la diafonía de les línies de senyal paral·leles, es pot augmentar l’espaiat entre les línies de senyal o es poden inserir cinturons d’aïllament entre les línies de senyal.

3. L’amplada de la línia al PCB ha de ser uniforme i no es produirà cap mutació de l’amplada de la línia. El cablejat del cablejat del PCB no ha d’utilitzar una cantonada de 90 graus, ha d’utilitzar un arc o un angle de 135 graus, en la mesura del possible, per mantenir la continuïtat de la impedància de la línia.

4. Minimize the area of the current loop. The external radiation intensity of current-carrying circuit is proportional to the current passing through, the loop area and the square of signal frequency. Reducing the current loop area can reduce the ELECTROMAGNETIC interference of PCB.

5. En la mesura del possible, reduir la longitud del cable, augmentar l’amplada del cable, és propici per reduir la impedància del cable.

6. Per als senyals de control d’interruptors, s’ha de reduir el màxim de cablejat de PCB SIGNAL que canviï l’estat al mateix temps.