Didėjant integrinių grandynų išėjimo perjungimo greičiui ir PCB plokštė density, Signal Integrity has become one of the issues that must be concerned in high-speed digital PCB design. The parameters of components and PCB board, the layout of components on PCB board, the wiring of high-speed Signal line and other factors, Can cause problems with signal integrity.

For PCB layouts, signal integrity requires a board layout that does not affect signal timing or voltage, while for circuit wiring, signal integrity requires termination elements, layout strategies, and wiring information. Didelis signalo greitis ant PCB, neteisingas galinių komponentų išdėstymas arba neteisingas didelės spartos signalų prijungimas gali sukelti signalo vientisumo problemų, dėl kurių sistema gali išvesti neteisingus duomenis, grandinė gali veikti netinkamai arba neveikti iš viso. Kaip visapusiškai atsižvelgti į signalo vientisumą ir imtis veiksmingų valdymo priemonių PCB projektavimo srityje, tapo karšta tema PCB projektavimo pramonėje.

Signal integrity Problem Good signal integrity means that the signal can respond with the correct timing and voltage level values when required. Ir atvirkščiai, kai signalas nereaguoja tinkamai, kyla signalo vientisumo problema. Signalo vientisumo problemos gali sukelti arba tiesiogiai sukelti signalo iškraipymą, laiko klaidas, neteisingus duomenis, adreso ir valdymo linijas, netinkamą sistemos veikimą ar net sistemos gedimą. PCB projektavimo praktikos procese žmonės sukaupė daug PCB projektavimo taisyklių. Projektuojant PCB, PCB signalo vientisumą galima geriau pasiekti atidžiai laikantis šių projektavimo taisyklių.

When designing PCB, we should first understand the design information of the whole circuit board, which mainly includes:

1. The number of devices, device size, device package, chip rate, whether PCB is divided into low speed, medium speed and high speed area, which is the interface input and output area;

2. The overall layout requirements, device layout location, whether there is a high power device, chip device heat dissipation special requirements;

3. Signalo linijos tipas, greitis ir perdavimo kryptis, signalinės linijos varžos valdymo reikalavimai, magistralės greičio kryptis ir važiavimo situacija, pagrindiniai signalai ir apsaugos priemonės;

4. Maitinimo tipas, įžeminimo tipas, maitinimo ir įžeminimo triukšmo tolerancijos reikalavimai, maitinimo šaltinio ir įžeminimo plokštės nustatymas ir segmentavimas;

5. Laikrodžio linijų tipai ir rodikliai, laikrodžio linijų šaltinis ir kryptis, laikrodžio uždelsimo reikalavimai, ilgiausių linijų reikalavimai.

PCB sluoksniuotas dizainas

Suvokus pagrindinę informaciją apie plokštę, būtina pasverti plokštės kainos ir signalo vientisumo projektavimo reikalavimus ir pasirinkti pagrįstą laidų sluoksnių skaičių. At present, the circuit board has gradually developed from single layer, double layer and four layer to more multi-layer circuit board. Multi-layer PCB design can improve the reference surface of signal routing and provide backflow path for signal, which is the main measure to achieve good signal integrity. When designing PCB layering, follow the following rules:

1. Pageidautina, kad atskaitos plokštuma būtų įžeminimo plokštė. Both power supply and ground plane can be used as reference plane, and both have certain shielding function. Tačiau maitinimo šaltinio plokštumos ekranavimo efektas yra daug mažesnis nei įžeminimo plokštumos dėl didesnės būdingos varžos ir didesnio potencialų skirtumo tarp maitinimo plokštumos ir etaloninio žemės lygio.

2. Digital circuit and analog circuit are layered. Jei leidžia projektavimo išlaidos, geriausia skaitmenines ir analogines grandines išdėstyti atskiruose sluoksniuose. If must want to arrange in same wiring layer, can use ditch, add earthing line, the method such as dividing line to remedy. Analoginis ir skaitmeninis maitinimas ir įžeminimas turi būti atskirti, niekada nemaišyti.

3. Pagrindinis gretimų sluoksnių signalo maršrutas nekerta segmentavimo srities. Signalai sudarys didelę signalo kilpą visame regione ir generuos stiprią spinduliuotę. If the signal cable must cross the area when the ground cable is divided, a single point can be connected between the ground to form a connection bridge between the two ground points, and then the cable can be routed through the connection bridge.

4. Po komponento paviršiumi turi būti santykinai visa įžeminimo plokštuma. Daugiasluoksnės plokštės įžeminimo plokštės vientisumas turi būti kuo labiau išlaikomas. Įžeminimo plokštumoje paprastai neleidžiama eiti jokios signalo linijos.

5, aukšto dažnio, didelės spartos, laikrodžio ir kitos pagrindinės signalo linijos turi turėti gretimą įžeminimo plokštumą. In this way, the distance between signal line and ground line is only the distance between PCB layers, so the actual current always flows in the ground line directly below the signal line, forming the smallest signal loop area and reducing radiation.

How to design the signal of integrity PCB

PCB layout design

Spausdintinės plokštės signalo vientisumo dizaino raktas yra išdėstymas ir laidai, kurie yra tiesiogiai susiję su PCB veikimu. Prior to layout, the PCB size must be determined to meet the function at the lowest possible cost. Jei PCB yra per didelė ir paskirstyta, perdavimo linija gali būti labai ilga, todėl gali padidėti varža, sumažėti atsparumas triukšmui ir padidėti sąnaudos. Jei komponentai dedami kartu, šilumos išsklaidymas yra prastas, o gretimuose laiduose gali atsirasti sujungimo skerspjūvis. Todėl išdėstymas turi būti pagrįstas funkciniais grandinės vienetais, atsižvelgiant į elektromagnetinį suderinamumą, šilumos išsklaidymą ir sąsajos veiksnius.

Dėdami PCB su mišriais skaitmeniniais ir analoginiais signalais, nemaišykite skaitmeninių ir analoginių signalų. Jei analoginius ir skaitmeninius signalus reikia maišyti, būtinai nustatykite vertikalią liniją, kad sumažintumėte kryžminio sujungimo poveikį. Skaitmeninės grandinės, analoginės grandinės ir triukšmą generuojančios grandinės plokštėje turėtų būti atskirtos, o jautrioji grandinė turėtų būti nukreipta pirmiausia, o sujungimo kelias tarp grandinių turėtų būti pašalintas. Visų pirma, atsižvelkite į laikrodžio, atstatymo ir pertraukimo linijas, nelyginkite šių linijų su didelės srovės jungiklio linijomis, nes kitaip gali būti lengvai pažeistos elektromagnetinių jungčių signalų, dėl kurių netikėtai atstatoma arba pertraukiama. The overall layout should follow the following principles:

1. Funkcinis skaidinio išdėstymas, analoginė grandinė ir skaitmeninė grandinė PCB turi turėti skirtingą erdvinį išdėstymą.

2. Pagal grandinės signalo procesą organizuoti funkcinius grandinės blokus, kad signalo srautas išlaikytų tą pačią kryptį.

3. Take the core components of each functional circuit unit as the center, and other components are arranged around it.

4. Shorten the connection between high-frequency components as much as possible and try to reduce their distribution parameters.

5. Lengvai trikdomi komponentai neturi būti per arti vienas kito, įvesties ir išvesties komponentai turi būti toli.

How to design the signal of integrity PCB

PCB laidų dizainas

Visos signalo linijos turi būti klasifikuojamos prieš prijungiant PCB laidus. First of all, clock line, sensitive signal line, and then high-speed signal line, in order to ensure that this kind of signal through the hole is enough, distribution parameters of good characteristics, and then general unimportant signal line.

Incompatible signal lines should be far away from each other and do not parallel wiring, such as digital and analog, high speed and low speed, high current and small current, high voltage and low voltage. Skirtingų sluoksnių signalų kabeliai turi būti nutiesti vienas į kitą vertikaliai, kad būtų sumažintas skersinis pokalbis. Signalo linijų išdėstymas geriausiai tinka pagal signalo srauto kryptį. Grandinės išvesties signalo linija neturėtų būti grąžinta atgal į įvesties signalo linijos sritį. High-speed signal lines should be kept as short as possible to avoid interfering with other signal lines. Dvigubame skydelyje, jei reikia, izoliacijos įžeminimo laidą galima pridėti abiejose didelės spartos signalo linijos pusėse. Visos daugiasluoksnės plokštės didelės spartos laikrodžio linijos turi būti ekranuotos pagal laikrodžio linijų ilgį.

Bendrieji laidų montavimo principai yra šie:

1. Kiek įmanoma pasirinkti mažo tankio laidų dizainą, o signalo laidų storis būtų kuo nuoseklesnis, kad būtų galima suderinti varžą. RF grandinėje dėl netinkamo signalo linijos krypties, pločio ir tarpų tarp linijų projektavimo gali atsirasti kryžminių trikdžių tarp signalo perdavimo linijų.

2. Kiek įmanoma išvengti gretimų įvesties ir išvesties laidų ir tolimųjų lygiagrečių laidų. Norint sumažinti lygiagrečių signalų linijų skersinį perdavimą, galima padidinti atstumą tarp signalo linijų arba tarp signalo linijų įstatyti izoliacinius diržus.

3. PCB linijos plotis turi būti vienodas ir neturi atsirasti linijos pločio mutacijų. PCB laidų lenkimas neturėtų būti 90 laipsnių kampu, turėtų būti naudojamas lankas arba 135 laipsnių kampas, kiek įmanoma, kad būtų išlaikytas linijos varžos tęstinumas.

4. Minimize the area of the current loop. The external radiation intensity of current-carrying circuit is proportional to the current passing through, the loop area and the square of signal frequency. Reducing the current loop area can reduce the ELECTROMAGNETIC interference of PCB.

5. Kiek įmanoma sumažinti vielos ilgį, padidinti vielos plotį, yra naudinga sumažinti laido varžą.

6. Jungiklių valdymo signalams reikia kuo labiau sumažinti SIGNAL PCB laidų, kurie tuo pačiu metu keičia būseną, skaičių.