집적 회로 출력 스위칭 속도의 증가와 PCB 보드 density, Signal Integrity has become one of the issues that must be concerned in high-speed digital PCB design. The parameters of components and PCB board, the layout of components on PCB board, the wiring of high-speed Signal line and other factors, Can cause problems with signal integrity.

For PCB layouts, signal integrity requires a board layout that does not affect signal timing or voltage, while for circuit wiring, signal integrity requires termination elements, layout strategies, and wiring information. PCB의 높은 신호 속도, 최종 부품의 잘못된 배치 또는 고속 신호의 잘못된 배선은 신호 무결성 문제를 일으킬 수 있으며, 이로 인해 시스템이 잘못된 데이터를 출력하거나 회로가 부적절하게 작동하거나 전혀 작동하지 않을 수 있습니다. How to take signal integrity into full consideration and take effective control measures in PCB design has become a hot topic in PCB design industry.

Signal integrity Problem Good signal integrity means that the signal can respond with the correct timing and voltage level values when required. 반대로 신호가 제대로 응답하지 않으면 신호 무결성 문제가 있습니다. 신호 무결성 문제는 신호 왜곡, 타이밍 오류, 잘못된 데이터, 주소 및 제어 라인, 시스템 오작동 또는 심지어 시스템 충돌로 이어지거나 직접 이어질 수 있습니다. PCB 설계 실습 과정에서 사람들은 많은 PCB 설계 규칙을 축적했습니다. PCB 설계에서 이러한 설계 규칙을 주의 깊게 참조하면 PCB의 신호 무결성을 더 잘 달성할 수 있습니다.

When designing PCB, we should first understand the design information of the whole circuit board, which mainly includes:

1. The number of devices, device size, device package, chip rate, whether PCB is divided into low speed, medium speed and high speed area, which is the interface input and output area;

2. The overall layout requirements, device layout location, whether there is a high power device, chip device heat dissipation special requirements;

3. 신호 라인의 유형, 속도 및 전송 방향, 신호 라인의 임피던스 제어 요구 사항, 버스 속도 방향 및 운전 상황, 주요 신호 및 보호 조치;

4. 전원 공급 장치 유형, 접지 유형, 전원 공급 장치 및 접지에 대한 노이즈 허용 오차 요구 사항, 전원 공급 장치 및 접지면 설정 및 분할

5. 클록 라인의 유형 및 속도, 클록 라인의 소스 및 방향, 클록 지연 요구사항, 가장 긴 라인 요구사항.

PCB 레이어드 디자인

회로 기판의 기본 정보를 이해한 후 회로 기판 비용과 신호 무결성의 설계 요구 사항을 비교하고 합리적인 수의 배선 레이어를 선택해야 합니다. At present, the circuit board has gradually developed from single layer, double layer and four layer to more multi-layer circuit board. Multi-layer PCB design can improve the reference surface of signal routing and provide backflow path for signal, which is the main measure to achieve good signal integrity. When designing PCB layering, follow the following rules:

1. 기준면은 접지면이 바람직합니다. Both power supply and ground plane can be used as reference plane, and both have certain shielding function. 그러나 전원 평면의 차폐 효과는 특성 임피던스가 더 높고 전원 공급 평면과 기준 접지 레벨 사이의 더 큰 전위차 때문에 접지 평면보다 훨씬 낮습니다.

2. Digital circuit and analog circuit are layered. 설계 비용이 허용되는 경우 디지털 및 아날로그 회로를 별도의 레이어에 배치하는 것이 가장 좋습니다. If must want to arrange in same wiring layer, can use ditch, add earthing line, the method such as dividing line to remedy. 아날로그 및 디지털 전원 및 접지는 분리되어야 하며 혼합되지 않아야 합니다.

3. 인접 계층의 주요 신호 라우팅은 분할 영역을 가로지르지 않습니다. 신호는 해당 영역에 걸쳐 큰 신호 루프를 형성하고 강력한 복사를 생성합니다. If the signal cable must cross the area when the ground cable is divided, a single point can be connected between the ground to form a connection bridge between the two ground points, and then the cable can be routed through the connection bridge.

4. 부품 표면 아래에 비교적 완전한 접지면이 있어야 합니다. 다층 판에 대해 가능한 한 접지면의 무결성을 유지해야 합니다. 신호 라인은 일반적으로 접지면에서 실행할 수 없습니다.

5, 고주파, 고속, 클록 및 기타 주요 신호 라인은 인접한 접지면이 있어야 합니다. In this way, the distance between signal line and ground line is only the distance between PCB layers, so the actual current always flows in the ground line directly below the signal line, forming the smallest signal loop area and reducing radiation.

How to design the signal of integrity PCB

PCB layout design

PCB의 신호무결성 설계의 핵심은 레이아웃과 배선이며 이는 PCB의 성능과 직결된다. Prior to layout, the PCB size must be determined to meet the function at the lowest possible cost. PCB가 너무 크고 분산되어 있으면 전송 라인이 매우 길어 임피던스가 증가하고 노이즈 저항이 감소하며 비용이 증가할 수 있습니다. If the components are placed together, heat dissipation is poor, and coupling crosstalk may occur in adjacent wiring. 따라서 레이아웃은 전자파 적합성, 방열 및 인터페이스 요소를 고려하면서 회로의 기능 단위를 기반으로 해야 합니다.

디지털 및 아날로그 신호가 혼합된 PCB를 레이아웃할 때 디지털 및 아날로그 신호를 혼합하지 마십시오. 아날로그 및 디지털 신호를 혼합해야 하는 경우 교차 결합의 영향을 줄이기 위해 수직으로 라인을 지정해야 합니다. 회로기판의 디지털 회로, 아날로그 회로 및 노이즈 발생 회로를 분리하고 민감한 회로를 먼저 라우팅하고 회로 간의 결합 경로를 제거해야 합니다. 특히 클록, 리셋 및 인터럽트 라인을 고려하고, 이러한 라인을 고전류 스위치 라인과 병렬로 연결하지 마십시오. 그렇지 않으면 전자기 결합 신호에 의해 쉽게 손상되어 예기치 않은 리셋 또는 인터럽트를 유발할 수 있습니다. The overall layout should follow the following principles:

1. PCB 상의 기능적 파티션 레이아웃, 아날로그 회로 및 디지털 회로는 서로 다른 공간 레이아웃을 가져야 합니다.

2. 회로 신호 처리에 따라 기능 회로 장치를 배열하여 신호 흐름이 동일한 방향을 유지하도록 합니다.

3. Take the core components of each functional circuit unit as the center, and other components are arranged around it.

4. Shorten the connection between high-frequency components as much as possible and try to reduce their distribution parameters.

5. 쉽게 교란되는 구성 요소는 서로 너무 가깝지 않아야 하며 입력 및 출력 구성 요소는 멀리 떨어져 있어야 합니다.

How to design the signal of integrity PCB

PCB 배선 설계

모든 신호 라인은 PCB 배선 전에 분류되어야 합니다. First of all, clock line, sensitive signal line, and then high-speed signal line, in order to ensure that this kind of signal through the hole is enough, distribution parameters of good characteristics, and then general unimportant signal line.

Incompatible signal lines should be far away from each other and do not parallel wiring, such as digital and analog, high speed and low speed, high current and small current, high voltage and low voltage. 서로 다른 레이어의 신호 케이블은 혼선을 줄이기 위해 서로 수직으로 배선해야 합니다. 신호 라인의 배열은 신호의 흐름 방향에 따라 가장 잘 배열됩니다. 회로의 출력 신호 라인은 입력 신호 라인 영역으로 되돌아가서는 안됩니다. High-speed signal lines should be kept as short as possible to avoid interfering with other signal lines. 이중 패널에서는 필요에 따라 고속 신호선 양쪽에 절연 접지선을 추가할 수 있습니다. 다층 기판의 모든 고속 클록 라인은 클록 라인의 길이에 따라 차폐되어야 합니다.

배선의 일반적인 원칙은 다음과 같습니다.

1. 가능한 한 저밀도 배선 설계를 선택하고 신호 배선은 가능한 한 두께가 일정하며 임피던스 매칭에 도움이 됩니다. rf 회로의 경우 신호선 방향, 너비 및 선간격의 부당한 설계로 인해 신호 전송선 간에 교차 간섭이 발생할 수 있습니다.

2. 인접한 입출력 배선 및 장거리 병렬 배선은 가능한 한 피하십시오. 병렬 신호 라인의 누화를 줄이기 위해 신호 라인 사이의 간격을 늘리거나 신호 라인 사이에 절연 벨트를 삽입할 수 있습니다.

3. PCB의 선폭은 균일해야 하며 선폭 변이가 발생하지 않아야 한다. PCB 배선 굴곡은 90도 코너를 사용해서는 안되며 라인 임피던스의 연속성을 유지하기 위해 가능한 한 아크 또는 135도 각도를 사용해야합니다.

4. Minimize the area of the current loop. The external radiation intensity of current-carrying circuit is proportional to the current passing through, the loop area and the square of signal frequency. Reducing the current loop area can reduce the ELECTROMAGNETIC interference of PCB.

5. 가능한 한 와이어의 길이를 줄이고 와이어의 너비를 늘리면 와이어의 임피던스를 줄이는 데 도움이 됩니다.

6. 스위치 제어 신호의 경우 상태를 동시에 변경하는 SIGNAL PCB 배선의 수를 최대한 줄여야 합니다.