מיט די פאַרגרעסערן פון ינאַגרייטיד קרייַז רעזולטאַט סוויטשינג גיכקייַט און פּקב ברעט density, Signal Integrity has become one of the issues that must be concerned in high-speed digital PCB design. The parameters of components and PCB board, the layout of components on PCB board, the wiring of high-speed Signal line and other factors, Can cause problems with signal integrity.

For PCB layouts, signal integrity requires a board layout that does not affect signal timing or voltage, while for circuit wiring, signal integrity requires termination elements, layout strategies, and wiring information. הויך סיגנאַל גיכקייַט אויף אַ פּקב, פאַלש פּלייסמאַנט פון סוף קאַמפּאָונאַנץ, אָדער פאַלש וויירינג פון הויך-גיכקייַט סיגנאַלז קענען פאַרשאַפן סיגנאַל אָרנטלעכקייַט פּראָבלעמס, וואָס קען פאַרשאַפן די סיסטעם צו פּראָדוצירן פאַלש דאַטן, די קרייַז אַרבעט ימפּראַפּערלי אָדער נישט. ווי צו נעמען סיגנאַל אָרנטלעכקייַט אין פול באַטראַכטונג און נעמען עפעקטיוו קאָנטראָל מיטלען אין פּקב פּלאַן איז געווארן אַ הייס טעמע אין פּקב פּלאַן אינדוסטריע.

Signal integrity Problem Good signal integrity means that the signal can respond with the correct timing and voltage level values when required. קאָנווערסעלי, ווען דער סיגנאַל איז נישט ריספּאַנד רעכט, עס איז אַ סיגנאַל אָרנטלעכקייַט פּראָבלעם. סיגנאַל אָרנטלעכקייַט פּראָבלעמס קענען פירן צו אָדער גלייַך פירן צו סיגנאַל דיסטאָרשאַן, טיימינג ערראָרס, פאַלש דאַטן, אַדרעס און קאָנטראָל שורות, און סיסטעם מיסאָפּעראַטיאָן, אָדער אפילו סיסטעם קראַך. אין דעם פּראָצעס פון פּקב פּלאַן פיר, מענטשן האָבן אַקיומיאַלייטיד אַ פּלאַץ פון פּקב פּלאַן כּללים. אין פּקב פּלאַן, די סיגנאַל אָרנטלעכקייַט פון פּקב קענען זיין בעסער אַטשיווד דורך קערפאַלי ריפערינג צו די פּלאַן כּללים.

ווען דיזיינינג פּקב, מיר זאָל ערשטער פֿאַרשטיין די פּלאַן אינפֿאָרמאַציע פון ​​די גאנצע קרייַז ברעט, וואָס דער הויפּט כולל:

1. The number of devices, device size, device package, chip rate, whether PCB is divided into low speed, medium speed and high speed area, which is the interface input and output area;

2. The overall layout requirements, device layout location, whether there is a high power device, chip device heat dissipation special requirements;

3. טיפּ פון סיגנאַל שורה, גיכקייַט און טראַנסמיסיע ריכטונג, ימפּידאַנס קאָנטראָל רעקווירעמענץ פון סיגנאַל שורה, ויטאָבוס גיכקייַט ריכטונג און דרייווינג סיטואַציע, שליסל סיגנאַלז און שוץ מיטלען;

4. טיפּ פון מאַכט צושטעלן, טיפּ פון ערד, ראַש טאָלעראַנץ באדערפענישן פֿאַר מאַכט צושטעלן און ערד, באַשטעטיקן און סעגמאַנטיישאַן פון מאַכט צושטעלן און ערד פלאַך;

5. טייפּס און רייץ פון זייגער שורות, מקור און ריכטונג פון זייגער שורות, זייגער פאַרהאַלטן באדערפענישן, לאָנגעסט שורה באדערפענישן.

פּקב לייערד פּלאַן

נאָך פארשטאנד די גרונט אינפֿאָרמאַציע פון ​​די קרייַז ברעט, עס איז נייטיק צו וועגן די פּלאַן רעקווירעמענץ פון די קרייַז ברעט פּרייַז און סיגנאַל אָרנטלעכקייַט און קלייַבן אַ גלייַך נומער פון וויירינג לייַערס. At present, the circuit board has gradually developed from single layer, double layer and four layer to more multi-layer circuit board. Multi-layer PCB design can improve the reference surface of signal routing and provide backflow path for signal, which is the main measure to achieve good signal integrity. When designing PCB layering, follow the following rules:

1. דער רעפֿערענץ פלאַך וועט פּרעפעראַבלי זיין די ערד פלאַך. ביידע מאַכט צושטעלן און ערד פלאַך קענען זיין געוויינט ווי רעפֿערענץ פלאַך, און ביידע האָבן זיכער שילדינג פונקציע. אָבער, די שילדינג ווירקונג פון די מאַכט צושטעלן פלאַך איז פיל נידעריקער ווי דער ערד פלאַך ווייַל פון זייַן העכער קוואַליטעט ימפּידאַנס און אַ גרעסערע פּאָטענציעל חילוק צווישן די מאַכט צושטעלן פלאַך און דער רעפֿערענץ ערד מדרגה.

2. Digital circuit and analog circuit are layered. ווען די פּלאַן קאָס לאָזן, עס איז בעסטער צו צולייגן דיגיטאַל און אַנאַלאָג סערקאַץ אויף באַזונדער לייַערס. If must want to arrange in same wiring layer, can use ditch, add earthing line, the method such as dividing line to remedy. אַנאַלאָג און דיגיטאַל מאַכט און ערד מוזן זיין אפגעשיידט, קיינמאָל געמישט.

3. דער שליסל סיגנאַל רוטינג פון שכייניש לייַערס טוט נישט קרייַז די סעגמאַנטיישאַן געגנט. סיגנאַלז וועט פאָרעם אַ גרויס סיגנאַל שלייף אַריבער די געגנט און דזשענערייט שטאַרק ראַדיאַציע. If the signal cable must cross the area when the ground cable is divided, a single point can be connected between the ground to form a connection bridge between the two ground points, and then the cable can be routed through the connection bridge.

4. עס זאָל זיין אַ לעפיערעך גאַנץ ערד פלאַך אונטער די קאָמפּאָנענט ייבערפלאַך. די אָרנטלעכקייַט פון די ערד פלאַך מוזן זיין מיינטיינד ווי ווייַט ווי מעגלעך פֿאַר די מולטילייַער טעלער. קיין סיגנאַל שורות זענען נאָרמאַלי ערלויבט צו לויפן אין די ערד פלאַך.

5, הויך אָפטקייַט, הויך גיכקייַט, זייגער און אנדערע שליסל סיגנאַלז זאָל האָבן אַ שכייניש ערד פלאַך. In this way, the distance between signal line and ground line is only the distance between PCB layers, so the actual current always flows in the ground line directly below the signal line, forming the smallest signal loop area and reducing radiation.

How to design the signal of integrity PCB

PCB layout design

דער שליסל פון סיגנאַל אָרנטלעכקייַט פּלאַן פון געדרוקט ברעט איז אויסלייג און וויירינג, וואָס איז גלייַך שייַכות צו די פאָרשטעלונג פון פּקב. Prior to layout, the PCB size must be determined to meet the function at the lowest possible cost. אויב די פּקב איז צו גרויס און פונאנדערגעטיילט, די טראַנסמיסיע שורה קען זיין זייער לאַנג, ריזאַלטינג אין געוואקסן ימפּידאַנס, רידוסט ראַש קעגנשטעל און געוואקסן פּרייַז. אויב די קאַמפּאָונאַנץ זענען געשטעלט צוזאַמען, היץ דיסיפּיישאַן איז נעבעך, און קאַפּלינג קראָססטאַלק קען פּאַסירן אין שכייניש וויירינג. דעריבער, דער אויסלייג מוזן זיין באזירט אויף די פאַנגקשאַנאַל וניץ פון די קרייַז, מיט קאַנסידערינג ילעקטראָומאַגנעטיק קאַמפּאַטאַבילאַטי, היץ דיסיפּיישאַן און צובינד סיבות.

ווען ארויפלייגן אַ פּקב מיט געמישט דיגיטאַל און אַנאַלאָג סיגנאַלז, טאָן ניט מישן דיגיטאַל און אַנאַלאָג סיגנאַלז. אויב אַנאַלאָג און דיגיטאַל סיגנאַלז מוזן זיין געמישט, זיין זיכער צו שורה ווערטיקלי צו רעדוצירן די ווירקונג פון קרייַז-קאַפּלינג. די דיגיטאַל קרייַז, אַנאַלאָג קרייַז, און ראַש-דזשענערייטינג קרייַז אויף די קרייַז ברעט זאָל זיין אפגעשיידט, און די שפּירעוודיק קרייַז זאָל זיין ראַוטיד ערשטער, און די קאַפּלינג דרך צווישן די סערקאַץ זאָל זיין ילימאַנייטאַד. אין באַזונדער, באַטראַכטן די זייגער, באַשטעטיק און יבעררייַסן שורות, טאָן ניט פּאַראַלעל די שורות מיט די הויך קראַנט באַשטימען שורות, אַנדערש לייכט דאַמידזשד דורך ילעקטראָומאַגנעטיק קאַפּלינג סיגנאַלז, קאָזינג אומגעריכט באַשטעטיק אָדער יבעררייַסן. The overall layout should follow the following principles:

1. פאַנגקשאַנאַל צעטיילונג אויסלייג, אַנאַלאָג קרייַז און דיגיטאַל קרייַז אויף פּקב זאָל האָבן פאַרשידענע ספּיישאַל אויסלייג.

2. לויט צו די קרייַז סיגנאַל פּראָצעס צו צולייגן די פאַנגקשאַנאַל קרייַז וניץ, אַזוי אַז דער סיגנאַל לויפן צו האַלטן די זעלבע ריכטונג.

3. Take the core components of each functional circuit unit as the center, and other components are arranged around it.

4. Shorten the connection between high-frequency components as much as possible and try to reduce their distribution parameters.

5. לייכט אויפגערודערט קאַמפּאָונאַנץ זאָל נישט זיין צו נאָענט צו יעדער אנדערער, ​​אַרייַנשרייַב און רעזולטאַט קאַמפּאָונאַנץ זאָל זיין ווייַט אַוועק.

How to design the signal of integrity PCB

פּקב וויירינג פּלאַן

אַלע סיגנאַל שורות זאָל זיין קלאַסאַפייד איידער פּקב וויירינג. First of all, clock line, sensitive signal line, and then high-speed signal line, in order to ensure that this kind of signal through the hole is enough, distribution parameters of good characteristics, and then general unimportant signal line.

Incompatible signal lines should be far away from each other and do not parallel wiring, such as digital and analog, high speed and low speed, high current and small current, high voltage and low voltage. סיגנאַל קייבאַלז אויף פאַרשידענע לייַערס זאָל זיין ראַוטיד ווערטיקלי צו יעדער אנדערער צו רעדוצירן קראָססטאַלק. די אָרדענונג פון סיגנאַל שורות איז בעסטער עריינדזשד לויט די לויפן ריכטונג פון די סיגנאַל. דער רעזולטאַט סיגנאַל שורה פון אַ קרייַז זאָל ניט זיין ריטרייסט צוריק צו די אַרייַנשרייַב סיגנאַל שורה געגנט. High-speed signal lines should be kept as short as possible to avoid interfering with other signal lines. אויף די טאָפּל טאַפליע, אויב נייטיק, די אפגעזונדערטקייט ערד דראָט קענען זיין מוסיף אויף ביידע זייטן פון די הויך-גיכקייַט סיגנאַל שורה. אַלע הויך-גיכקייַט זייגער שורות אויף די מולטילייַער ברעט זאָל זיין שילדיד לויט די לענג פון זייגער שורות.

די אַלגעמיינע פּרינסאַפּאַלז פֿאַר וויירינג זענען:

1. ווי ווייַט ווי מעגלעך צו קלייַבן נידעריק געדיכטקייַט וויירינג פּלאַן, און סיגנאַל וויירינג ווי ווייַט ווי מעגלעך גרעב קאָנסיסטענט, קאַנדוסיוו צו ימפּידאַנס ריכטן. פֿאַר rf קרייַז, די אַנריזאַבאַל פּלאַן פון סיגנאַל שורה ריכטונג, ברייט און שורה ספּייסינג קען פאַרשאַפן קרייַז ינטערפיראַנס צווישן סיגנאַל טראַנסמיסיע שורות.

2. ווי ווייַט ווי מעגלעך צו ויסמייַדן שכייניש אַרייַנשרייַב און רעזולטאַט ווירעס און לאַנג-ווייַטקייט פּאַראַלעל וויירינג. צו רעדוצירן קראָססטאַלק פון פּאַראַלעל סיגנאַל שורות, די ספּייסינג צווישן סיגנאַל שורות קענען זיין געוואקסן, אָדער אפגעזונדערטקייט בעלץ קענען זיין ינסערטאַד צווישן סיגנאַל שורות.

3. די שורה ברייט אויף פּקב וועט זיין מונדיר און קיין שורה ברייט מיוטיישאַן וועט פּאַסירן. פּקב וויירינג בייגן זאָל נישט נוצן 90 דיגריז ווינקל, זאָל נוצן קרייַזבויגן אָדער 135 דיגריז ווינקל, ווי ווייַט ווי מעגלעך צו טייַנען די קאַנטיניויישאַן פון שורה ימפּידאַנס.

4. Minimize the area of the current loop. The external radiation intensity of current-carrying circuit is proportional to the current passing through, the loop area and the square of signal frequency. Reducing the current loop area can reduce the ELECTROMAGNETIC interference of PCB.

5. ווי ווייַט ווי מעגלעך צו רעדוצירן די לענג פון די דראָט, פאַרגרעסערן די ברייט פון די דראָט, איז קאַנדוסיוו צו רעדוצירן די ימפּידאַנס פון די דראָט.

6. פֿאַר באַשטימען קאָנטראָל סיגנאַלז, די נומער פון סיגנאַל פּקב וויירינג וואָס ענדערונגען די שטאַט אין דער זעלביקער צייט זאָל זיין רידוסט ווי ווייַט ווי מעגלעך.