부품 수를 줄이고 면적을 줄입니다. 회로 기판 무선 RF 통합을 통해

오늘날의 무선 장치에서 회로 기판의 구성 요소 중 절반 이상이 아날로그 RF 장치입니다. 따라서 회로 기판 면적과 전력 소비를 줄이는 효과적인 방법은 더 큰 규모의 RF 통합을 수행하고 시스템 레벨 칩으로 개발하는 것입니다. 이 논문에서는 RF 통합의 발전 상황을 소개하고 이러한 문제 중 일부에 대한 몇 가지 대책과 솔루션을 제시합니다.

몇 년 전만 해도 휴대전화 시장은 싱글밴드와 듀얼밴드 싱글모드 폰이 지배적이었고 사용된 기술은??? 하나 또는 두 개의 셀룰러 밴드를 모두 잡아요??? 동일한 변조 방식, 다중 채널 액세스 방식 및 프로토콜이 유지 주파수 대역에서 채택됩니다. 대조적으로, 오늘날의 차세대 휴대폰의 디자인은 훨씬 더 복잡하고 다중 대역 및 다중 모드를 제공할 수 있습니다??? Bluetooth 개인 영역 네트워크, GPS 위치 지정 및 기타 기능이 있으며 UWB 및 TV 수신 기능이 등장하기 시작했습니다. 또한 게임, 이미지, 오디오 및 비디오와 같은 응용 프로그램은 휴대 전화에서 매우 보편화되었습니다.

무선 전화는 휴대용 개인 엔터테인먼트 센터라고 하는 복잡한 장치가 되고 있습니다. 개발 추세는 디자이너에게 계속해서 더 많은 도전 과제를 안겨줍니다. 음성 기능만 있는 휴대전화에 비해 차세대 휴대전화는 통신 처리, 응용 처리, RF 인터페이스 수 및 통합 메모리 용량에서 크게 증가했지만 사용자는 여전히 휴대전화가 더 작은 볼륨, 유선형, 저전력을 기대합니다. 가격 및 대형 컬러 디스플레이, 기존 음성 전화와 유사한 대기 및 통화 시간을 제공할 수 있습니다. 기존의 전체 크기와 소비 전력을 유지하면서 기능을 기하급수적으로 증가시키면서 전체 시스템 비용은 그대로 유지하면서 이 모든 것이 시스템 설계자에게 많은 문제를 제기합니다.

분명히 문제는 전체 시스템 설계의 모든 부분과 모든 무선 통신 및 엔터테인먼트 콘텐츠 공급업체와 관련이 있습니다. 보드 면적과 전력 소비를 줄이는 데 특히 효과적인 영역 중 하나는 무선 시스템 설계의 RF 부분입니다. 이것은 오늘날의 일반적인 휴대 전화에서 보드의 구성 요소 중 절반 이상이 아날로그 RF 구성 요소이기 때문입니다. GPS 및 WLAN과 같은 Bluetooth RF 시스템과 같이 전체 보드 영역의 30-40%를 차지합니다. 공간에 대한 요구 사항을 높입니다.

솔루션은 더 큰 규모의 RF 통합을 수행하고 최종적으로 완전히 통합된 시스템 수준 칩으로 개발하는 것입니다. 일부 설계자는 RF 기능에 필요한 전체 회로 기판 공간을 줄이기 위해 안테나에 아날로그-디지털 변환기를 넣습니다. 반도체 집적 기술이 단일 장치에 더 많은 기능을 통합할 수 있게 되면 개별 장치의 수와 이러한 장치를 수용하는 데 사용되는 회로 기판 공간이 그에 따라 줄어들 것입니다. 업계가 시스템 수준의 칩 통합으로 이동함에 따라 설계자는 소형 무선 장치에서 더 높은 RF 복잡성과 더 긴 배터리 수명 사이의 모순을 해결하기 위한 새로운 기술을 계속 찾을 것입니다.

RF 통합 개발 현황

RF 통합의 중요한 발전은 약 1990년 전에 나타났습니다. 당시 RF 기술과 디지털 기저대역 모뎀의 발달로 슈퍼헤테로다인(Superheterodyne) RF 장치를 무선 휴대폰에서 직접 하향 변환 수신기로 대체할 수 있었습니다. 슈퍼헤테로다인 RF 장치는 다단계 믹서, 필터 및 여러 VCO(Voltage Controlled Oscillator)를 사용하며 이는 수년 동안 잘 사용되었지만 직접 주파수 변환 RF 장치를 통합하면 GSM RF 구성요소의 총 수를 크게 줄일 수 있습니다. 200년대 후반에 일반적인 단일 대역 슈퍼헤테로다인 RF 서브시스템에는 PA, 안테나 스위치, LDO, 소신호 RF 및 vctcxo가 포함되어 약 50개의 개별 장치가 필요했습니다. 오늘날 우리는 VCO, VCXO 및 PLL 루프 필터를 통합하는 1대역 기능을 가진 직접 주파수 변환 시스템을 설계할 수 있지만 구성 요소의 수는 XNUMX개 미만입니다. 그림 XNUMX: 고집적 XNUMX대역 GSM 송수신기.

예를 들어 GSM용 Texas Instruments의 트랜시버 trf6151(그림 1)에는 온칩 전압 조정기, VCO 및 VCO 채널, PA 전력 제어, PLL 루프 필터 에지 차단기 감지, LNA 이득 단계별 제어 및 VCXO가 포함됩니다.

설계자에게 고급 통합은 무선 RF의 몇 가지 주요 문제를 극복하는 데 도움이 됩니다. 그 중 가장 기본적인 문제는 DC 전원 공급 장치 및 트랜시버 조정입니다. 통화 중 배터리 전압은 온도와 시간의 변화에 ​​따라 변합니다. 또한 TX VCO 및 Rx VCO 전원 공급 장치의 노이즈 커플링도 전체 시스템의 성능에 영향을 미칩니다. 따라서 설계자는 RF 회로 기판 레귤레이터 및 대부분의 관련 수동 부품을 해결하는 방법에 대한 문제에 직면해 있습니다. 이러한 장치를 RF 트랜시버에 통합하면 필요한 유일한 외부 부품이 전원 공급 장치에 직접 연결되는 단순한 디커플링 커패시터뿐이므로 설계를 단순화할 뿐만 아니라 회로 기판 공간을 절약할 수 있습니다.

RF 설계자의 또 다른 과제는 VCO 튜닝 범위와 잠금 시간입니다. 모든 아날로그 VCO 설계에서. 잠금 시간과 튜닝 범위의 균형을 맞춰야 하는 경우가 종종 있기 때문에 루프 필터는 일반적으로 칩 외부에 배치됩니다. 때때로 이것은 VCO 튜닝 범위의 소프트웨어 제어에서 해결될 수 있습니다. 그러나 이 방법은 전화의 전반적인 개발을 위한 추가 리소스 요구 사항을 제시합니다. 디지털 튜닝 기능이 VCO에 포함되어 자체 교정을 제공할 수 있는 경우 확장된 튜닝 범위를 얻을 수 있고 루프 필터 요소를 칩에 배치할 수 있습니다. 분명히, 이 체계는 설계 엔지니어가 작업을 단순화할 수 있도록 합니다.

GSM 시스템에서 요구하는 송신기 전력 제어를 얻기 위해 PA 제조업체는 일반적으로 전력 증폭기 모듈(PAM)에 이 기능을 포함합니다. 전원 컨트롤러는 일반적으로 최대 수천 개의 디지털 CMOS 게이트로 구성되며 PAM의 독립 칩에서 만들어집니다. 이 요소는 PAM 비용을 US $0.30 ~ 0.40 증가시킵니다. 이 기능을 RF 장치에 통합하면 GaAs PAM 제조업체가 디지털 CMOS 회로를 구입하지 않고 PAM에 설치할 수 있습니다. 매달 수천 개의 제품을 생산하는 OEM의 경우 이 중복 구성 요소를 제거하면 비용이 크게 절감됩니다.

고급 통합으로 상당한 비용을 절감할 수 있는 또 다른 영역은 VCXO입니다. 과거에는 고가의 vctcxo 모듈을 구매하여 RF 장치에서 개별 부품으로 설계했습니다. 따라서 vctcxo 모듈의 공통 구성 요소를 RF 장치에 통합하면 비용 및 관련 설계 문제를 줄일 수 있습니다. trf6151을 사용하면 저렴한 수정과 버랙터만 있으면 vctcxo의 기능을 완료할 수 있습니다.

이러한 통합 및 설계 단순화에도 불구하고 RF 설계 엔지니어는 여전히 어려운 선택에 직면해 있으며 그 중 하나는 입력 감도와 Rx 전력 소비입니다. 저잡음 증폭기(LNA) 설계에 사용되는 전류가 클수록 전체 잡음 특성이 낮아진다는 것은 잘 알려져 있다. 설계 엔지니어는 수신기의 총 전력 예산과 수신기의 감도 수준 요구 사항을 결정해야 합니다. 그러나 전력 감소에 따라 소음이 감소하지 않습니다. 사실, 그 반대입니다. 따라서 GSM 표준 사양을 충족할 수 있지만 설계자는 특정 감도 수준을 달성하기 위해 전력 소비의 대가를 지불할 가치가 있는지 종종 자문해야 합니다. 이 질문은 또한 설계 엔지니어와 IC 제조업체가 전체 설계 프로세스에서 긴밀하게 협력해야 하는 이유를 설명합니다. 설계 엔지니어의 피드백은 IC 제조업체가 향후 RF 제품을 개발할 때 무선 산업에 더 나은 서비스를 제공하도록 안내할 수 있습니다.

SOC를 향한 발전

무선 시스템의 비용, 전력 및 복잡성을 줄이는 것은 시스템 통합 요구 사항을 성공적으로 충족하는 데 매우 중요합니다. 그러나 휴대폰용 고집적 솔루션의 개발은 반도체 산업이 복잡한 기술적 장애물을 극복해야 합니다. 이러한 장애물 중 일부는 설계자가 거의 관심을 갖지 않는데, 그 이유는 많은 이들이 필요한 성능을 제공할 수 있는 한 SOC 장치가 어떻게 만들어지는지 알고 싶어하지 않기 때문입니다. 따라서 휴대폰 통합에 사용되는 장치의 기능과 가용성에 영향을 미치는 일부 공정 기술에 대한 빠른 이해가 필요합니다.

휴대폰 RF 전자 시스템의 통합을 위한 몇 가지 실행 가능한 방식이 있습니다. 첫째, 전통적인 RF 아키텍처는 전통적인 기술을 사용하여 비교적 단순한 바이폴라 또는 BiCMOS 프로세스로 구현될 수 있습니다. 최종 RF 칩은 다중 칩 패키징 기술(시스템 레벨 패키징 기술)을 사용하여 휴대폰 디지털 로직 기능으로 조립될 수 있습니다. 이 기술은 친숙한 RF 설계 방법과 성숙한 공정 및 기술을 사용하는 등 많은 장점이 있지만 테스트 장치의 높은 비용과 수율로 인해 상용화가 어렵습니다.

또한 고급 BiCMOS(SiGe) 웨이퍼 공정을 통해 휴대폰 전자 시스템의 통합도 얻을 수 있습니다. 그러나 SiGe HBT 장치의 처리에는 추가 리소그래피 공정이 필요하기 때문에 최종 칩에는 추가 비용이 필요합니다. 동시에 SiGe BiCMOS 기술은 가장 진보된 리소그래피 프로세스를 사용할 수 없기 때문에 BiCMOS 프로세스는 일반적으로 진보된 디지털 CMOS 프로세스보다 뒤쳐집니다. 이는 휴대폰의 특성을 높이고 비용을 절감해야 하는 큰 압력을 가져올 것입니다. 이 기술은 시스템 로직이나 디지털 부품을 항상 최저 가격으로 유지할 수 없기 때문에 단순한 웨이퍼 공정 전략으로는 해결할 수 없습니다. 따라서 BiCMOS(또는 SiGe)에서 시스템 기저대역 기능 RF 부분의 모놀리식 통합은 좋은 선택이 아닙니다.

고려할 수 있는 최종 솔루션은 CMOS의 RF 통합이며 이는 또한 상당한 문제에 직면해 있습니다. 여러 CMOS 셀룰러 RF 설계가 있지만 이러한 설계는 주로 아날로그 기능을 기반으로 합니다. CMOS 기술로 아날로그 믹서, 필터 및 증폭기를 구현하는 것은 어렵고 일반적으로 SiGe BiCMOS 방식보다 전력 소비가 더 큽니다. 공정 기술의 발달로 CMOS 정격 레벨이 점점 낮아지고 있어 아날로그 설계가 더욱 어려워지고 있습니다. 새로운 프로세스 개발의 초기 단계에서 장치 모델링 및 프로세스 성숙도는 일반적으로 아날로그 모듈 설계에 필요한 고정밀 매개변수 모델링의 요구 사항을 충족할 수 없습니다. 그러나 최근에 개발된 디지털 CMOS RF 아키텍처는 모놀리식 CMOS 통합을 더욱 매력적으로 만듭니다.

제조업체가 저렴한 RF 시스템 수준 칩 솔루션을 추구함에 따라 이러한 솔루션은 반도체 산업을 주도합니다. 각각의 통합 방식에는 어려움이 있지만 RF 부품 통합이 이렇게 높은 수준에 도달할 수 있다는 것은 참으로 놀라운 일입니다. 이러한 어려움을 극복하는 것은 무선 휴대 전화 설계에서 큰 진전을 이루고 가까운 장래에 더 큰 통합을 위한 방향을 설정하게 될 것입니다.

이 논문의 결론

RF 통합에는 여전히 많은 어려움이 있습니다. 최신 휴대 전화의 모든 RF 장치는 엄격한 성능 요구 사항에 직면해 있습니다. 감도 요구 사항은 약 – 106dbm(106MW 미만 1db) 이상이며 해당 수준은 몇 마이크로볼트에 불과합니다. 또한, 선택성, 즉 인접 주파수 대역에 대한 유용한 채널의 거부 능력(일반적으로 차단이라고 함)은 60dB 정도여야 합니다. 또한 시스템 발진기는 폴딩 차단 에너지가 수신 대역에 들어가는 것을 방지하기 위해 매우 낮은 위상 잡음에서 작동해야 합니다. RF 통합은 매우 높은 주파수와 매우 까다로운 성능 요구 사항으로 인해 매우 어렵습니다.

다중 주파수 표준을 처리하는 것은 전체 SOC 주파수에 실질적인 문제를 가져옵니다. 대역 내 신호 전송에 의해 생성되는 여기를 줄이기를 희망합니다. 디지털 RF 통합의 내용은 하나의 칩에 여러 RF 구성 요소를 넣는 것 이상입니다. 하드웨어 공유의 새로운 아키텍처가 필요합니다.

시스템 설계자에게 현재의 단순하고 고집적이며 비용 효율적인 반도체 장치는 설계 복잡성을 크게 줄일 수 있습니다. 동시에 무선 장치의 특성을 강화하고 시스템 크기, 배터리 수명 및 비용을 변경하지 않고 유지할 수 있습니다. 새로운 고집적 RF 장치는 또한 무선 설계의 일부 분쟁을 제거하고 엔지니어의 귀중한 시간을 절약할 수 있습니다.