schwätze vun PCB Verwaltungsrot, many friends will think that it can be seen everywhere around us, from all household appliances, all kinds of accessories in the computer, to all kinds of digital products, as long as electronic products almost all use PCB board, so what is PCB board? A PCB is a PrintedCircuitBlock, which is a printed circuit board for electronic components to be inserted. A copperplated base plate is printed and etched out of the etching circuit.

PCB Board kann an eenzeg Layer Board, Duebel Layer Board a Multi Layer Board opgedeelt ginn. Elektronesch Komponenten sinn an de PCB integréiert. Op engem Basis Single-Layer PCB sinn d’Komponente konzentréiert op enger Säit an d’Drëtter sinn op der anerer konzentréiert. Also musse mir Lächer am Board maachen sou datt d’Pins duerch de Board op déi aner Säit kënne goen, sou datt d’Pins vun den Deeler op déi aner Säit geschweißt ginn. Because of this, the positive and negative sides of such PCB are respectively called ComponentSide and SolderSide.

A double-layer board can be seen as two single-layer boards glued together, with electronic components and wiring on both sides of the board. Heiansdo ass et noutwendeg en eenzegen Drot vun enger Säit op déi aner Säit vum Board duerch e Guide Loch (iwwer) ze verbannen. Guide Lächer si kleng Lächer am PCB gefëllt oder mat Metall beschichtet, déi mat Drot op béide Säiten ugeschloss kënne ginn. Elo benotze vill Computer Motherboards 4 oder souguer 6 Schichten PCB Board, wärend Grafikkaarte allgemeng 6 Schichten PCB Board benotzen. Vill High-End Grafikkaarte wéi nVIDIAGeForce4Ti Serie benotzen 8 Schichten PCB Board, wat Multi-Layer PCB Board genannt gëtt. The problem of connecting lines between layers is also encountered on multi-layer PCBS, which can also be achieved through guide holes.

Well et e Multi-Layer PCB ass, heiansdo brauchen d’Guide Lächer net de ganze PCB ze penetréieren. Esou Guide Lächer ginn Buriedvias a Blindvias genannt well se nëmmen an e puer Schichten penetréieren. Blind holes connect several layers of internal PCBS to surface PCBS without penetrating the entire board. Begruewe Lächer sinn nëmme mam internen PCB ugeschloss, sou datt d’Liicht net vun der Uewerfläch sichtbar ass. An engem Multilayer PCB ass déi ganz Schicht direkt mam Buedemdrot an der Energieversuergung verbonne. Also klasséiere mir d’Schichten als Signal, Kraaft oder Buedem. If the parts on the PCB require different power supplies, they usually have more than two power and wire layers. The more layers you use, the higher the cost. Of course, the use of more layers of PCB board to provide signal stability is very helpful.

De Prozess fir e professionnelle PCB Board ze maachen ass zimmlech komplizéiert. Huelt e 4-Layer PCB Board zum Beispill. De PCB vum Haaptplat ass meeschtens 4 Schichten. Bei der Fabrikatioun ginn déi mëttlere zwou Schichten respektiv gerullt, geschnidden, ätzt, oxydéiert an galvaniséiert. Déi véier Schichten si Komponent Uewerfläch, Kraaft Schicht, Stratum a Lödlaminéierung bzw. Déi véier Schichten ginn dann zesumme gedréckt fir e PCB fir den Haaptbrett ze bilden. Then the holes were punched and made. Nom Botzen ginn déi baussenzeg zwou Schichten vun der Linn gedréckt, Kupfer, Ätzung, Testen, Schweißresistenzschicht, Bildschirmdruck. Endlech gëtt de ganze PCB (abegraff vill Motherboards) an PCB vun all Motherboard gestempelt, an dann gëtt Vakuumverpackung duerchgefouert nodeems den Test passéiert ass. If the copper skin is not well coated in THE process of PCB production, there will be poor adhesion phenomenon, easy to imply short circuit or capacitance effect (easy to cause interference). The holes on PCB must also be taken care of. If the hole is punched not in the middle, but on one side, it will result in uneven matching or easy contact with the power supply layer or formation in the middle, resulting in potential short-circuiting or bad grounding factors.

Copper wiring process

The first step in fabrication is to establish an online wiring between parts. We use negative transfer to express the working negative on a metal conductor. Den Trick ass eng dënn Schicht Kupferfolie iwwer d’ganz Uewerfläch ze verbreeden an all Iwwerschoss ze läschen. Iwwerweisung bäizefügen ass eng aner manner benotzt Method, déi ass Kupferdraad nëmmen unzehuelen wou et gebraucht gëtt, awer mir schwätzen hei net doriwwer.

Positive photoresists are made from photosensitizers that dissolve under illumination. There are many ways to treat photoresist on copper, but the most common way is to heat it and roll it over a surface containing photoresist. It can also be sprayed in liquid form, but the dry film provides higher resolution and allows for thinner wires. D’Kapitell ass just eng Schabloun fir PCB Schichten ze maachen. Eng Kap, déi de Photoresist um PCB deckt, verhënnert datt verschidde Beräicher vum Photoresist ausgesat ginn bis de Photoresist u UV Liicht ausgesat ass. These areas, which are covered with photoresist, will become wiring. Other bare copper parts to be etched after photoresist development. The etching process may involve dipping the board into the etching solvent or spraying the solvent onto the board. Allgemeng benotzt als Ätzléisungsmëttel mat Ferriklorid etc. After etching, remove the remaining photoresist.

1. Wiring Breet an aktuell

General width should not be less than 0.2mm (8mil)

On high density and high precision PCBS, pitch and line width are generally 0.3mm (12mil).

Wann d’Dicke vu Kupferfolie ongeféier 50um ass, ass d’Draadbreet 1 ~ 1.5mm (60mil) = 2A

De gemeinsame Buedem ass allgemeng 80mil, besonnesch fir Uwendungen mat Mikroprozessoren.

2. Wéi héich ass d’Frequenz vum Héich-Vitesse Board?

Wann den Opstieg/Falen vun der Signalzäit “3 ~ 6 Mol d’Signaltransmissiounszäit, gëtt et als Héichgeschwindegkeet Signal ugesinn.

Fir digitale Circuiten ass de Schlëssel d’Kante Steilheet vum Signal ze kucken, d’Zäit déi et hëlt fir erop an erof ze goen,

According to a very classic book “High Speed Digtal Design” theory, the signal from 10% to 90% of the time is less than 6 times the wire delay, is high-speed signal! – – – – – – nämlech! Even 8KHz square wave signals, as long as the edges are steep enough, are still high-speed signals, and transmission line theory needs to be used in wiring

3. PCB Stacking a Schichtung

The four – layer plate has the following stacking sequence. D’Virdeeler an Nodeeler vu verschiddene Laminéiere ginn hei ënnen erkläert:

Den éischte Fall sollt dee Beschten vun de véier Schichten sinn. Because the outer layer is the stratum, it has a shielding effect on EMI. Meanwhile, the power supply layer is reliable and close to the stratum, which makes the internal resistance of the power supply smaller and achieves the best suburbs. Wéi och ëmmer, den éischte Fall kann net benotzt ginn wann d’Borddicht relativ héich ass. Well dann ass d’Integritéit vun der éischter Schicht net garantéiert, an dat zweet Schicht Signal ass méi schlecht. In addition, this structure can not be used in the case of large power consumption of the whole board.

The second case is the one we usually use the most. Vun der Struktur vum Board ass et net gëeegent fir Héichgeschwindegkeet Digital Circuit Design. It is difficult to maintain low power impedance in this structure. Take a plate 2 mm as an example: Z0=50ohm. To line width of 8mil. Copper foil thickness is 35цm. Also d’Signalschicht an d’Mëtt vun der Formatioun ass 0.14mm. The formation and power layer are 1.58mm. This greatly increases the internal resistance of the power supply. In this kind of structure, because the radiation is to the space, shielding plate is needed to reduce EMI.

In the third case, the signal line on layer S1 has the best quality. S2. EMI Schutz. But the power supply impedance is large. This board can be used when the power consumption of the whole board is high and the board is an interference source or adjacent to the interference source.

4. Impedance matching

D’Amplitude vum reflektéierte Spannungssignal gëtt bestëmmt vum Quellreflektiounskoeffizient ρ S an dem Lastreflexiounskoeffizient ρL

ρL = (RL-z0)/(RL + Z0) and ρS = (rS-z0)/(RS + Z0)

An der genannter Equatioun, wann RL = Z0, ass de Lastreflexiounskoeffizient ρL = 0. Wann RS = Z0 Quellend Reflexiounskoeffizient ρS = 0.

Well déi normal Iwwerdroungslinnimpedanz Z0 normalerweis d’Ufuerderunge vun 50 ω 50 meet sollt erfëllen, an d’Laaschtimpedanz ass normalerweis an Dausende vun Ohm bis Zéngdausende vun Ohm. Dofir ass et schwéier Impedanzpassung op der Last Säit ze realiséieren. However, because the signal source (output) impedance is usually relatively small, roughly in the tens of ohms. Et ass dofir vill méi einfach d’Impedanzmatchung bei der Quell ëmzesetzen. If a resistor is connected at the load end, the resistor will absorb part of the signal to the detriment of transmission (my understanding). Wann den TTL/CMOS Standard 24mA Drive Stroum ausgewielt gëtt, ass seng Ausgangsimpedanz ongeféier 13 ω. Wann d’Transmissiounslinnimpedanz Z0 = 50 ω, da sollt en 33 ω Quell-Enn passende Widderstand derbäigesat ginn. 13 ω +33 ω = 46 ω (ongeféier 50 ω, schwaach Ënnerdämpfung hëlleft d’Signal Setupzäit ze signaliséieren)

Wann aner Iwwerdroungsnormen a Fuertstréim ausgewielt ginn, kann déi passende Impedanz anescht sinn. An Héichgeschwindeg Logik a Circuitdesign, fir e puer Schlësselsignaler, sou wéi Auer, Kontrollsignaler, empfeelen mir datt de Quell passende Widderstand muss derbäigesat ginn.

Op dës Manéier gëtt dat verbonne Signal vun der Last Säit zréck reflektéiert, well d’Quellimpedanz passt, dat reflektéiert Signal gëtt net zréck reflektéiert.