- 09
- 10月
PCB设计时的注意事项
说起 PCB板,很多朋友会认为在我们身边随处可见,从所有的家用电器,电脑中的各种配件,到各种数码产品,只要电子产品几乎都使用PCB板,那么什么是PCB板呢? ? PCB是PrintedCircuitBlock,它是用于插入电子元件的印刷电路板。 从蚀刻电路中印刷并蚀刻出镀铜基板。
PCB板可分为单层板、双层板和多层板。 电子元件集成在 PCB 中。 在基本的单层 PCB 上,元件集中在一侧,电线集中在另一侧。 所以我们需要在板子上打孔,让管脚可以穿过板子到另一边,这样零件的管脚就焊接到另一边了。 正因为如此,这种PCB的正负极分别称为ComponentSide和SolderSide。
双层板可以看成是两块单层板胶合在一起,板子两面都有电子元件和走线。 有时需要通过导孔(via)将单根导线从板的一侧连接到另一侧。 导孔是PCB上填充或涂有金属的小孔,可以连接到两侧的电线。 现在很多电脑主板都使用4层甚至6层PCB板,而显卡一般使用6层PCB板。 很多像nVIDIAGeForce4Ti系列这样的高端显卡使用8层PCB板,称为多层PCB板。 多层PCBS上也遇到层间连线的问题,也可以通过导孔来实现。
由于是多层PCB,有时导孔不需要贯穿整个PCB。 这种导孔被称为Buriedvias 和Blindvias,因为它们只穿透几层。 盲孔将多层内部 PCBS 连接到表面 PCBS,而无需穿透整个电路板。 埋孔仅与内部PCB相连,因此从表面看不到光线。 在多层PCB中,整层直接连接到地线和电源。 所以我们将这些层分类为信号层、电源层或接地层。 如果PCB上的零件需要不同的电源,它们通常有两个以上的电源层和走线层。 您使用的层数越多,成本就越高。 当然,使用更多层的PCB板来提供信号稳定性是非常有帮助的。
制作专业PCB板的过程相当复杂。 以4层PCB板为例。 主板的PCB多为4层。 制造时分别对中间两层进行轧制、切割、蚀刻、氧化和电镀。 这四层分别是元件表面、电源层、地层和焊锡层压。 然后将四层压在一起以形成主板的 PCB。 然后打孔并制造。 清洗后,外两层线路印刷,铜,蚀刻,测试,阻焊层,丝网印刷。 最后将整块PCB(包括多块主板)冲压成每块主板的PCB,测试合格后进行真空包装。 如果在PCB生产过程中铜皮没有涂好,就会出现附着力差的现象,容易暗示短路或电容效应(容易造成干扰)。 PCB 上的孔也必须注意。 如果不是在中间打孔,而是在一侧打孔,会导致匹配不均或容易与电源层或中间形成接触,从而导致潜在的短路或接地不良因素。
铜线工艺
制造的第一步是在部件之间建立在线布线。 我们使用负转移来表达金属导体上的工作负。 诀窍是在整个表面上铺一层薄薄的铜箔并去除多余的铜箔。 附加转移是另一种较少使用的方法,即仅在需要的地方使用铜线,但我们不会在这里讨论。
正性光刻胶由在光照下溶解的光敏剂制成。 处理铜上的光刻胶的方法有很多种,但最常见的方法是将其加热并在含有光刻胶的表面上滚动。 它也可以以液体形式喷涂,但干膜提供更高的分辨率并允许使用更细的电线。 引擎盖只是制作PCB层的模板。 在 PCB 上覆盖光刻胶的罩可防止光刻胶的某些区域暴露,直到光刻胶暴露在紫外线下。 这些被光刻胶覆盖的区域将成为布线。 光刻胶显影后要蚀刻的其他裸铜部分。 蚀刻工艺可包括将板浸入蚀刻溶剂中或将溶剂喷到板上。 一般使用氯化铁等作为蚀刻溶剂。 蚀刻后,去除剩余的光刻胶。
1. 接线宽度和电流
一般宽度不应小于0.2mm(8mil)
在高密度高精度PCBS上,间距和线宽一般为0.3mm(12mil)。
铜箔厚度约50um时,线宽1~1.5mm(60mil)=2A
共地一般为80mil,特别是对于有微处理器的应用。
2、高速板的频率有多高?
当信号上升/下降时间为信号传输时间的3~6倍时,视为高速信号。
对于数字电路,关键是看信号的边沿陡度,上升和下降所需的时间,
根据一本非常经典的书《高速数字设计》理论,信号从10%到90%的时间小于线延迟的6倍,就是高速信号! ————————————即! 即使是8KHz的方波信号,只要边缘足够陡峭,仍然是高速信号,布线需要用到传输线理论
3.PCB堆叠和分层
四层板的堆叠顺序如下。 不同层压的优缺点解释如下:
第一种情况应该是四层中最好的。 因为外层是地层,对EMI有屏蔽作用。 同时,供电层可靠,靠近地层,使供电内阻更小,达到郊区最佳。 但是,当板密度较高时,不能使用第一种情况。 因为那样的话,第一层的完整性就得不到保证,第二层的信号就差了。 另外,这种结构不能用于整板功耗大的情况。
第二种情况是我们通常使用最多的一种。 从板卡的结构来看,不适合高速数字电路设计。 在这种结构中很难保持低功率阻抗。 以一块2mm的板为例:Z0=50ohm。 线宽为8mil。 铜箔厚度为35цm。 所以信号层与地层中间为0.14mm。 地层和电源层为1.58mm。 这大大增加了电源的内阻。 在这种结构中,由于辐射是对空间的,因此需要屏蔽板来降低EMI。
第三种情况,S1层的信号线质量最好。 S2。 EMI 屏蔽。 但电源阻抗大。 当整板功耗较高,且单板为干扰源或与干扰源相邻时,可使用此单板。
4.阻抗匹配
反射电压信号的幅值由源反射系数 ρ S 和负载反射系数 ρL 决定
ρL = (RL-z0)/(RL + Z0) 和 ρS = (rS-z0)/(RS + Z0)
上式中,若RL=Z0,则负载反射系数ρL=0。 如果RS=Z0 源端反射系数ρS=0。
因为普通的传输线阻抗Z0通常要满足50 ω 50 ω的要求,而负载阻抗通常在几千欧到几万欧之间。 因此,很难在负载侧实现阻抗匹配。 但是,因为信号源(输出)阻抗通常比较小,大概在几十欧姆左右。 因此,在源头实现阻抗匹配要容易得多。 如果在负载端接一个电阻,电阻会吸收部分信号,不利于传输(我的理解)。 选择TTL/CMOS标准24mA驱动电流时,其输出阻抗约为13ω。 如果传输线阻抗Z0=50 ω,则应增加一个33 ω 的源端匹配电阻。 13 ω +33 ω =46 ω(约 50 ω,弱欠阻尼有助于信号建立时间)
When other transmission standards and drive currents are selected, the matching impedance can be different. 在高速逻辑和电路设计中,对于一些关键信号,如时钟、控制信号,我们建议必须加源匹配电阻。
这样,连接的信号会从负载侧反射回来,因为源阻抗匹配,反射的信号不会被反射回来。