Am Design Prozess vun hhéich-Vitesse PCB, Drot ass déi detailléiert Fäegkeet an déi meescht limitéiert, Ingenieuren hunn dacks verschidde Probleemer an dësem Prozess. Dësen Artikel wäert éischt eng Basis Aféierung PCB maachen, a gläichzäiteg eng einfach Erklärung vun de Prinzip vun wiring maachen, endlech wäert ganz praktesch véier PCB wiring Kompetenzen an essentiel bréngen.

Here are some good wiring tips and essentials:

Als éischt gëtt eng Basisintroduktioun gemaach. D’Zuel vu PCB Schichten kann an eng eenzeg Schicht, Duebel Schicht a Multi-Layer opgedeelt ginn. Single Layer ass am Fong elo eliminéiert. Duebeldeckplat wat den Soundsystem elo benotzt ass zimlech vill, et ass d’Resultat ze betruechten als allgemeng rau Modell Board Kand, Multi-Layer Board Punkten op 4 erreechen de Board vun 4 uewen nämlech op d’Dichtfuerderung vun der Komponent net grouss soen 4 Schichten ass genuch allgemeng. Vum Wénkel vun duerch Lach kann an duerch Lach ënnerdeelt ginn, blann Lach, a begruewe Lach. A through-hole is a hole that goes directly from the top to the bottom; Dat blannt Lach gëtt vun uewen oder ënnen Lach an d’Mëttelschicht getraff, an da gëtt et net weider gedroen. Dëse Virdeel ass datt d’Positioun vum Lach net vum Ufank bis zum Schluss blockéiert ass, an aner Schichten kënnen ëmmer nach op d’Positioun vum Lach goen. The buried hole is this hole that goes through the mesosphere to the mesosphere, is buried, the surface is completely invisible. Déi spezifesch Situatioun gëtt an der Figur hei ënnen gewisen.

Virun automatesch wiring, wiring mat héich Ufuerderunge vun der interaktiv Linn am Viraus, Input an Wasserstoff Säit Linn soll net nieft parallel sinn, Reflexioun Stéierungen ze vermeiden. Wann néideg, kënnen d’Buedemkabel fir d’Isolatioun benotzt ginn, an d’Verdrahtung vun zwou ugrenzend Schichten soll senkrecht openee sinn, well parallel Schichten éischter parasitär Kupplung produzéieren. D’Verdeelung Taux vun automatesch wiring hänkt gutt Layout, wiring Regelen kann am Viraus gesat ginn, wéi d’Zuel vun Béie Linnen, d’Zuel vun duerch-Lächer, d’Zuel vun Schrëtt, etc. It is to undertake exploration type wiring first commonly, connect short line quickly, pass maze type wiring again, the connection that wants cloth undertakes global wiring route optimization, it can disconnect the line that already cloth according to need and try to re – route again, improve overall wiring effect thereby.

Fir de Layout ass eng Regel fir digital an analog sou getrennt wéi méiglech ze halen, an eng Regel ass niddereg Geschwindegkeet vun der Héichgeschwindegkeet ewech ze halen. De stäerkste Basis Prinzip ass digital Buedem an analog Buedem ze trennen. Digital Buedem ass e Schaltapparat, an de Stroum ass ganz grouss am Moment vum Schalter, a ganz kleng wann et net bewegt. Dofir kann digital Buedem net mat Analog Buedem gemëscht ginn. E recommandéierte Layout kéint ausgesinn wéi deen hei drënner.

1. Virsiichtsmoossname fir wiring tëscht Muecht Fourniture an Buedem Drot

(1) Fir d’Decoupling Kapazitéit tëscht der Energieversuergung an dem Buedemdraht ze addéieren. Vergewëssert Iech d’Energieversuergung mam Pin vum Chip nom Ofkopplungskondensator ze verbannen, déi folgend Figur lëscht e puer falsch Verbindungsmethod an eng korrekt Verbindungsmethod, mir bezéie sech op déi nächst, gëtt et sou e Feeler? Decoupling capacitor generally has two functions: one is to provide the chip with instantaneous large current, and the other is to remove the power supply noise. On the one hand, the noise of the power supply should be minimized to affect the chip, and on the other hand, the noise generated by the chip should not affect the power supply.

(2) sou wäit wéi méiglech d’Energieversuergung a Buedem Drot ze vergréisseren, ass déi bescht Buedem Drot méi breet wéi d’Muecht Linn, seng Relatioun ass: Buedem Drot “Muecht Linn” Signal Linn.

(3) kann e grousst Gebitt vun Koffer Layer als Buedem benotzen, an der gedréckt Verwaltungsrot net an der Plaz benotzt ginn sinn mat de Buedem verbonnen, fir Buedem benotzen, oder gemaach vun Multi-Layer, Energieversuergung, Buedem all besetzen eng Layer.

2. Digital Circuit an Analog Circuit Vermëschung Veraarbechtung

Nowadays, many PCBS are no longer single-function circuits, but are made up of a mixture of digital and analog circuits, so the interference between them needs to be considered when routing, especially the noise interference on the ground.

Wéinst der héich Frequenz digital Kreesleef, Analog Circuit Empfindlechkeet ass staark, fir Signal Linnen, héich Frequenz Signal sou wäit wéi méiglech ewech vun der sensibel Analog Apparat ewech, mä fir de ganze PCB, PCB Buedem Drot zu der Äussewelt Wirbelen kann nëmmen eng hunn , also musse bannent der PCB Veraarbechtung, Digital Circuit an Analog Circuit Probleemer sinn, a bannent der Circuit Board, Den Terrain vum digitale Circuit an den Terrain vum Analog Circuit sinn tatsächlech getrennt, nëmmen op der Interface (Plug, etc.) wou de PCB mat der Äussewelt verbonnen ass. Den Terrain vum digitale Circuit ass e bësse kuerz vum Buedem vum Analog Circuit, notéiert w.e.g. datt et nëmmen ee Verbindungspunkt ass, et ginn och ongewéinlech Buedem op der PCB, dëst hänkt vum Systemdesign of.

3. Veraarbechtung vun Linn Corner

Normalerweis gëtt et eng Ännerung vun der Dicke um Eck vun der Linn, awer wann den Zeildurchmesser ännert, gëtt et e bësse Reflexiounsphänomen. Fir Linn Dicke Variatiounen, Recht Wénkel sinn Schlëmmst, 45 Grad si besser, an ofgerënnt Corner sinn am beschten. Wéi och ëmmer, ofgerënnt Ecker sinn lästeg fir PCB Design, sou datt et allgemeng duerch d’Sensibilitéit vum Signal bestëmmt gëtt. Allgemeng ass e 45 Grad Wénkel genuch fir d’Signal, an nëmmen déi ganz sensibel Linnen brauchen ofgerënnt Ecker.

4. Check the design rules after laying the line

Egal wat mir maachen, mir sollten et iwwerpréiwen nodeems mir et fäerdeg hunn, sou wéi mir eis Äntwerte sollten iwwerpréiwen wa mir Zäit hunn am Examen, wat e wichtege Wee ass fir eis héich Punkten ze kréien, an et ass d’selwecht fir eis PCB Brieder ze zéien. Op dës Manéier kënne mir méi sécher sinn datt de Circuitboards, déi mir molen, qualifizéiert Produkter sinn. Eis allgemeng Inspektioun huet déi folgend Aspekter:

(1) ob d’Distanz tëscht Linn a Linn, Linn a Komponent Pad, Linn an duerch-Lach, Komponent Pad an duerch-Lach, duerch-Lach an duerch-Lach raisonnabel ass, ob d’Produktioun Ufuerderunge treffen.

(2) Ob d’Breet vum Stroumkabel an de Buedemkabel passend ass, ob d’Energieversuergung an d’Buedemkabel enk gekoppelt sinn (niddereg Welleimpedanz), an ob et Plaz am PCB ass fir de Buedemkabel erweidert ze ginn.

(3) Ob déi bescht Moossname getraff gi fir d’Schlësselsignalleitungen, sou wéi déi kuerst Längt, Schutzlinnen, Inputlinnen an Ausgangslinnen sinn kloer getrennt.

(4) Analog Circuit an digital Circuit Deel, ob et onofhängeg Buedem Drot sinn.

(5) Ob d’Grafiken (wéi ICONS an Notatiounen) dobäi PCB wäert Signal kuerz Circuit Ursaach.

(6) E puer onzefriddestellend Linnen änneren.

(7) Ob d’Prozesslinn op der PCB bäigefüügt gëtt, ob d’Resistenzschweißen den Ufuerderunge vum Produktiounsprozess entsprécht, ob d’Resistenzschweißgréisst entspriechend ass, an ob d’Zeechenmark op d’Schweißpad vum Apparat gedréckt ass, sou wéi net d’Qualitéit vun elektreschen Ausrüstung ze beaflossen.

(8) Ob de baussenzege Frame Rand vun der Energieversuergungsschicht am Multi-Layer Board reduzéiert gëtt, sou wéi d’Kupferfolie, déi ausserhalb vum Board vun der Energieversuergungsschicht ausgesat ass, ass einfach ze verursaachen Kuerzschluss.

Alles an allem sinn déi uewe Fäegkeeten a Methoden Erfahrungen, déi et wäert sinn ze léieren wa mir PCB Board zéien. Am Prozess vun der Zeechnen vun PCB, nieft dem kompetente Gebrauch vun Zeechinstrumenter, solle mir och zolidd theoretescht Wëssen a räich praktesch Erfarung hunn, wat Iech hëllefe kënnt Är PCB Kaart séier an effektiv ofzeschléissen. Awer et ass och e ganz wichtege Punkt, dat ass, mir musse virsiichteg sinn, egal wéi d’Verdrahtung oder d’Gesamtlayout all Schrëtt sollt ganz virsiichteg an eescht sinn, well Äre klenge Feeler kann dozou féieren datt Äert Endprodukt Offall gëtt, an dann net fannen. wou ass falsch, Also mir verbréngen éischter méi Zäit um Zeechnungsprozess fir d’Detailer virsiichteg ze kontrolléieren wéi zréck ze goen a kucken ob eppes falsch leeft, wat méi Zäit dauert. Kuerz gesot, de PCB Prozess opmierksam op d’Detailer.