Zašto su osjetljive linije na PCB rubovi skloni ESD smetnjama?

Do resetiranja sistema došlo je pri testiranju uzemljivača pomoću ESD kontaktnog pražnjenja od 6KV na stezaljki za uzemljenje. Tijekom ispitivanja, Y kondenzator spojen na stezaljku za uzemljenje i interno digitalno radno tlo je isključen, a rezultat ispitivanja nije značajno poboljšan.

ESD smetnje ulaze u unutrašnje kolo proizvoda u različitim oblicima. Za ispitivane proizvode u ovom slučaju ispitna točka je uzemljena, većina energije smetnji od ESD -a će otići dalje od uzemljenja, to jest, ESD struja ne teče izravno u unutarnji krug proizvoda, već , u standardnom okruženju za ispitivanje ESD IEC61000-4-2 u ovoj opremi za stol, dužina uzemljenja u oko 1 m, Linija uzemljenja će proizvesti veći induktivitet olova (može se koristiti za procjenu 1 u H/m), dolazi do smetnji elektrostatičkog pražnjenja (slika 1 prekidač K) kada je zatvorena, visoke frekvencije (manje od 1 ns raste uz struju elektrostatičkog pražnjenja ne neka testirani proizvodi zadovolje nulti napon na lokaciji (SLIKA 1 G tačkasti napon u K nije nula kada je zatvoren). Ovaj napon bez nule na uzemljenju će dodatno ući u unutrašnje kolo proizvoda. Na slici 1 je dat shematski dijagram ESD smetnji u PCB unutar proizvoda.

Sl. 1 Shematski dijagram ESD smetnji koje ulaze na PCB unutar proizvoda

Također se sa slike 1 može vidjeti da CP1 (parazitski kapacitet između točke pražnjenja i GND), Cp2 (parazitski kapacitet između ploče PCB -a i referentnog uzemljenja), radno tlo ploče PCB (GND) i pištolj za elektrostatičko pražnjenje pištolj za elektrostatičko pražnjenje) zajedno tvore smetnju, a smetnja je ICM. Na ovoj putanji smetnji, PCB ploča je u sredini, a PCB je u ovom trenutku očito poremećen elektrostatičkim pražnjenjem. Ako u proizvodu postoje drugi kabeli, smetnje će biti jače.

Kako su smetnje dovele do resetiranja testiranog proizvoda? Nakon pažljivog pregleda PCB -a testiranog proizvoda, utvrđeno je da je kontrolna linija za resetiranje CPU -a u PCB -u postavljena na ivicu PCB -a i izvan ravnine GND, kao što je prikazano na slici 2.

Da biste objasnili zašto su ispisane linije na rubu PCB -a podložne smetnjama, počnite s parazitskim kapacitetom između ispisanih linija u PCB -u i referentne uzemljene ploče. Između odštampane linije i referentne ploče za uzemljenje postoji parazitski kapacitet, koji će ometati odštampanu signalnu liniju na PCB ploči. Shematski dijagram interferencijskog napona uobičajenog režima koji ometa ispisanu liniju na PCB -u prikazan je na slici 3.

Slika 3 pokazuje da kada smetnje u zajedničkom načinu rada (napon smetnji u zajedničkom modu u odnosu na referentno uzemljenje) uđu u GND, napon smetnji će se generirati između ispisane linije na PCB ploči i GND-a. Ovaj napon smetnji nije povezan samo s impedansom između ispisane linije i GND -a PCB ploče (Z na slici 3), već i parazitskim kapacitetom između ispisane linije i referentne ploče za uzemljenje na PCB -u.

Pod pretpostavkom da je impedancija Z između ispisane linije i ploče PCB -a GND nepromijenjena, kada je parazitski kapacitet između ispisane linije i referentnog uzemljenja veći, interferencijski napon Vi između ispisane linije i GND -a PCB ploče je veći. Ovaj napon se nadovezuje na normalni radni napon na PCB -u i izravno će utjecati na radni krug na PCB -u.

Sl. 2 Stvarni dijagram djelomičnog ožičenja PCB -a ispitivanog proizvoda

Sl. 3 Shematski dijagram odštampane linije PCB štampača štampane ploče uobičajenog režima

Prema formuli 1 za izračunavanje parazitskog kapaciteta između odštampane linije i referentne ploče za uzemljenje, parazitski kapacitet između štampane linije i referentne ploče za uzemljenje zavisi od udaljenosti između štampane linije i referentne ploče za uzemljenje (H u formuli 1) i ekvivalentno područje električnog polja formirano između ispisane linije i referentne ploče za uzemljenje

Očigledno, za dizajn kruga u ovom slučaju, signalna linija za resetiranje na PCB -u je postavljena na rubu PCB ploče i pala je izvan ravnine GND, pa će signalna linija za resetiranje biti jako ometena, što će rezultirati fenomenom resetiranja sistema tijekom ESD -a test.