PCBエッジの敏感なラインがESD干渉を受けやすいのはなぜですか？

なぜ敏感な線が PCB エッジはESD干渉を受けやすいですか？

システムリセットは、接地端子で6KVのESD接点放電を使用して接地ベンチをテストしたときに発生しました。試験中、接地端子と内部デジタル作業接地に接続されたYコンデンサが切断され、試験結果は大幅に改善されませんでした。

ESD干渉は、さまざまな形で製品の内部回路に入ります。この場合のテスト対象製品の場合、テストポイントは接地点であり、ESD干渉エネルギーの大部分は接地ラインから流れ出します。つまり、ESD電流は製品の内部回路に直接流れませんが、、このテーブル機器のIEC61000-4-2標準ESDテスト環境では、接地線の長さは約1m、接地線はより大きなリードインダクタンスを生成し（1 u H / mの推定に使用できます）、閉じたときに静電放電干渉が発生し（図1スイッチK）、高周波（静電放電電流に沿って上昇する1 ns未満）は発生しませんテストした製品をサイトのゼロ電圧に適合させます（図1 KのGポイント電圧は閉じたときにゼロではありません）。接地端子のこのゼロ以外の電圧は、製品の内部回路にさらに入ります。図1に、製品内部のPCBへのESD干渉の概略図を示します。

図。 1製品内部のPCBに入るESD干渉の概略図

また、図1から、CP1（放電点とGND間の寄生容量）、Cp2（PCBボードと基準接地床間の寄生容量）、PCBボードの作業接地（GND）、および静電放電ガン（静電放電ガン）が一緒になって干渉経路を形成し、干渉電流はICMです。この干渉経路では、PCBボードが中央にあり、この時点でPCBは明らかに静電放電によって妨害されています。製品に他のケーブルがある場合、干渉はより深刻になります。

干渉はどのようにしてテストされた製品のリセットにつながりましたか？テスト製品のPCBを注意深く調べたところ、図2に示すように、PCB内のCPUのリセット制御ラインがPCBの端とGNDプレーンの外側に配置されていることがわかりました。

PCBの端にある印刷された線が干渉を受けやすい理由を説明するために、PCB内の印刷された線と基準接地板の間の寄生容量から始めます。印刷されたラインと基準接地プレートの間に寄生容量があり、PCBボードの印刷された信号ラインを乱します。 PCBのプリントラインに干渉するコモンモード干渉電圧の概略図を図3に示します。

図3は、コモンモード干渉（基準接地フロアに対するコモンモード干渉電圧）がGNDに入ると、PCBボードのプリントラインとGNDの間に干渉電圧が発生することを示しています。この干渉電圧は、プリントラインとPCBボードのGND（図3のZ）の間のインピーダンスだけでなく、プリントラインとPCBの基準接地プレートの間の寄生容量にも関係しています。

プリントラインとプリント基板GND間のインピーダンスZが変わらないと仮定すると、プリントラインと基準接地フロア間の寄生容量が大きいほど、プリントラインとプリント基板GND間の干渉電圧Viが大きくなります。この電圧はPCBの通常の動作電圧と重畳され、PCBの動作回路に直接影響します。