संवेदनशील रेखाएं क्यों होती हैं पीसीबी ईएसडी हस्तक्षेप के लिए प्रवण किनारों?

सिस्टम रीसेट तब हुआ जब ग्राउंडिंग टर्मिनल पर 6KV के ESD कॉन्टैक्ट डिस्चार्ज का उपयोग करके ग्राउंडिंग बेंच का परीक्षण किया गया। परीक्षण के दौरान, ग्राउंड टर्मिनल और आंतरिक डिजिटल वर्किंग ग्राउंड से जुड़ा वाई कैपेसिटर काट दिया गया था, और परीक्षा परिणाम में काफी सुधार नहीं हुआ था।

ईएसडी हस्तक्षेप विभिन्न रूपों में उत्पाद के आंतरिक सर्किट में प्रवेश करता है। इस मामले में परीक्षण किए गए उत्पादों के लिए, परीक्षण बिंदु जमीनी बिंदु है, अधिकांश ईएसडी हस्तक्षेप ऊर्जा ग्राउंडिंग लाइन से दूर प्रवाहित होगी, अर्थात, ईएसडी करंट सीधे उत्पाद के आंतरिक सर्किट में प्रवाहित नहीं होता है, लेकिन , इस तालिका उपकरण में IEC61000-4-2 मानक ESD परीक्षण वातावरण में, ग्राउंडिंग लाइन की लंबाई लगभग 1m है, ग्राउंडिंग लाइन बड़े लीड इंडक्शन का उत्पादन करेगी (1 यूएच / एम का अनुमान लगाने के लिए इस्तेमाल किया जा सकता है), इलेक्ट्रोस्टैटिक डिस्चार्ज इंटरफेरेंस होता है (आंकड़ा 1 स्विच के) बंद होने पर, उच्च आवृत्ति (इलेक्ट्रोस्टैटिक डिस्चार्ज करंट के साथ उठने वाली 1 एनएस से कम नहीं होती है) परीक्षण किए गए उत्पादों को साइट शून्य वोल्टेज से मिलें (बंद होने पर K में अंजीर। 1 G बिंदु वोल्टेज शून्य नहीं है)। ग्राउंड टर्मिनल पर यह गैर-शून्य वोल्टेज आगे उत्पाद के आंतरिक सर्किट में प्रवेश करेगा। चित्रा 1 ने उत्पाद के अंदर पीसीबी में ईएसडी हस्तक्षेप का योजनाबद्ध आरेख दिया है।

अंजीर। 1 उत्पाद के अंदर पीसीबी में प्रवेश करने वाले ईएसडी हस्तक्षेप का योजनाबद्ध आरेख

यह चित्र 1 से भी देखा जा सकता है कि CP1 (डिस्चार्ज पॉइंट और GND के बीच परजीवी समाई), Cp2 (PCB बोर्ड और संदर्भ ग्राउंडिंग फ्लोर के बीच परजीवी समाई), PCB बोर्ड (GND) का कार्य मैदान और इलेक्ट्रोस्टैटिक डिस्चार्ज गन (ग्राउंडिंग वायर सहित) इलेक्ट्रोस्टैटिक डिस्चार्ज गन) एक साथ एक हस्तक्षेप पथ बनाते हैं, और हस्तक्षेप वर्तमान ICM है। इस हस्तक्षेप पथ में, पीसीबी बोर्ड बीच में है, और पीसीबी इस समय इलेक्ट्रोस्टैटिक डिस्चार्ज से स्पष्ट रूप से परेशान है। यदि उत्पाद में अन्य केबल हैं, तो हस्तक्षेप अधिक गंभीर होगा।

परीक्षण किए गए उत्पाद के रीसेट के लिए हस्तक्षेप कैसे हुआ? परीक्षण किए गए उत्पाद के पीसीबी की सावधानीपूर्वक जांच के बाद, यह पाया गया कि पीसीबी में सीपीयू की रीसेट नियंत्रण रेखा पीसीबी के किनारे पर और जीएनडी विमान के बाहर रखी गई थी, जैसा कि चित्र 2 में दिखाया गया है।

यह समझाने के लिए कि पीसीबी के किनारे पर मुद्रित लाइनें हस्तक्षेप के लिए अतिसंवेदनशील क्यों हैं, पीसीबी में मुद्रित लाइनों और संदर्भ ग्राउंड प्लेट के बीच परजीवी समाई से शुरू करें। प्रिंटेड लाइन और रेफरेंस ग्राउंडिंग प्लेट के बीच एक पैरासिटिक कैपेसिटेंस होता है, जो PCB बोर्ड में प्रिंटेड सिग्नल लाइन को डिस्टर्ब करेगा। पीसीबी में मुद्रित लाइन में हस्तक्षेप करने वाले सामान्य मोड हस्तक्षेप वोल्टेज का योजनाबद्ध आरेख चित्र 3 में दिखाया गया है।

चित्रा 3 से पता चलता है कि जब सामान्य-मोड हस्तक्षेप (संदर्भ ग्राउंडिंग फ्लोर के सापेक्ष सामान्य-मोड हस्तक्षेप वोल्टेज) जीएनडी में प्रवेश करता है, तो पीसीबी बोर्ड और जीएनडी में मुद्रित लाइन के बीच एक हस्तक्षेप वोल्टेज उत्पन्न होगा। यह हस्तक्षेप वोल्टेज न केवल मुद्रित लाइन और पीसीबी बोर्ड के जीएनडी (चित्रा 3 में जेड) के बीच प्रतिबाधा से संबंधित है, बल्कि पीसीबी में मुद्रित लाइन और संदर्भ ग्राउंडिंग प्लेट के बीच परजीवी समाई से भी संबंधित है।

यह मानते हुए कि मुद्रित लाइन और पीसीबी बोर्ड जीएनडी के बीच प्रतिबाधा जेड अपरिवर्तित है, जब मुद्रित लाइन और संदर्भ ग्राउंडिंग फ्लोर के बीच परजीवी समाई बड़ी होती है, तो मुद्रित लाइन और पीसीबी बोर्ड जीएनडी के बीच हस्तक्षेप वोल्टेज वी बड़ा होता है। यह वोल्टेज पीसीबी में सामान्य कामकाजी वोल्टेज के साथ आरोपित है और पीसीबी में काम कर रहे सर्किट को सीधे प्रभावित करेगा।

अंजीर। 2 परीक्षण किए गए उत्पाद के आंशिक पीसीबी तारों का वास्तविक आरेख

अंजीर। 3 सामान्य मोड हस्तक्षेप वोल्टेज हस्तक्षेप पीसीबी मुद्रित लाइन योजनाबद्ध आरेख

मुद्रित रेखा और संदर्भ ग्राउंडिंग प्लेट के बीच परजीवी समाई की गणना के लिए सूत्र 1 के अनुसार, मुद्रित रेखा और संदर्भ ग्राउंडिंग प्लेट के बीच परजीवी समाई मुद्रित रेखा और संदर्भ ग्राउंडिंग प्लेट (फॉर्मूला 1 में एच) के बीच की दूरी पर निर्भर करती है। और मुद्रित रेखा और संदर्भ ग्राउंडिंग प्लेट के बीच गठित विद्युत क्षेत्र का समतुल्य क्षेत्र

जाहिर है, इस मामले में सर्किट डिजाइन के लिए, पीसीबी में रीसेट सिग्नल लाइन को पीसीबी बोर्ड के किनारे पर व्यवस्थित किया गया है और जीएनडी विमान के बाहर गिर गया है, इसलिए रीसेट सिग्नल लाइन में बहुत हस्तक्षेप होगा, जिसके परिणामस्वरूप ईएसडी के दौरान सिस्टम रीसेट घटना हो सकती है। परीक्षण।