¿Por qué las líneas sensibles están en PCB bordes propensos a la interferencia de ESD?

El restablecimiento del sistema se produjo cuando se probó el banco de puesta a tierra utilizando descarga de contacto ESD de 6KV en el terminal de puesta a tierra. Durante la prueba, el condensador Y conectado al terminal de tierra y la tierra de trabajo digital interna se desconectaron, y el resultado de la prueba no mejoró significativamente.

La interferencia ESD ingresa al circuito interno del producto en varias formas. Para los productos probados en este caso, el punto de prueba es el punto de tierra, la mayor parte de la energía de interferencia ESD fluirá desde la línea de conexión a tierra, es decir, la corriente ESD no fluye directamente al circuito interno del producto, pero , en el entorno de prueba ESD estándar IEC61000-4-2 en este equipo de mesa, la longitud de la línea de conexión a tierra en aproximadamente 1 m, La línea de conexión a tierra producirá una mayor inductancia del cable (se puede usar para estimar 1 u H / m), la interferencia de descarga electrostática ocurre (figura 1 interruptor K) cuando está cerrada, alta frecuencia (menos de 1 ns aumentando a lo largo de la corriente de descarga electrostática no Haga que los productos probados cumplan con el voltaje cero del sitio (FIG. 1 El voltaje del punto G en K no es cero cuando está cerrado). Este voltaje distinto de cero en el terminal de tierra ingresará aún más al circuito interno del producto. La Figura 1 muestra el diagrama esquemático de la interferencia de ESD en la PCB dentro del producto.

HIGO. 1 Diagrama esquemático de la interferencia ESD que ingresa a la PCB dentro del producto

También se puede ver en la Figura 1 que CP1 (capacitancia parásita entre el punto de descarga y GND), Cp2 (capacitancia parásita entre la placa PCB y el piso de conexión a tierra de referencia), la tierra de trabajo de la placa PCB (GND) y la pistola de descarga electrostática (incluido el cable de conexión a tierra de pistola de descarga electrostática) juntos forman una ruta de interferencia, y la corriente de interferencia es ICM. En esta ruta de interferencia, la placa PCB está en el medio y la PCB obviamente está perturbada por una descarga electrostática en este momento. Si hay otros cables en el producto, la interferencia será más severa.

¿Cómo condujo la interferencia al reinicio del producto probado? Después de un examen cuidadoso de la PCB del producto probado, se encontró que la línea de control de reinicio de la CPU en la PCB se colocó en el borde de la PCB y fuera del plano GND, como se muestra en la Figura 2.

Para explicar por qué las líneas impresas en el borde de una PCB son susceptibles a interferencias, comience con la capacitancia parásita entre las líneas impresas en la PCB y la placa de tierra de referencia. Existe una capacitancia parásita entre la línea impresa y la placa de conexión a tierra de referencia, que perturbará la línea de señal impresa en la placa PCB. El diagrama esquemático del voltaje de interferencia de modo común que interfiere con la línea impresa en la PCB se muestra en la Figura 3.

La Figura 3 muestra que cuando la interferencia de modo común (el voltaje de interferencia de modo común relativo al piso de conexión a tierra de referencia) ingresa a GND, se generará un voltaje de interferencia entre la línea impresa en la placa PCB y GND. Este voltaje de interferencia está relacionado no solo con la impedancia entre la línea impresa y la GND de la placa PCB (Z en la Figura 3), sino también con la capacitancia parásita entre la línea impresa y la placa de conexión a tierra de referencia en la PCB.

Suponiendo que la impedancia Z entre la línea impresa y la GND de la placa PCB no cambia, cuando la capacitancia parásita entre la línea impresa y el piso de conexión a tierra de referencia es mayor, el voltaje de interferencia Vi entre la línea impresa y la GND de la placa PCB es mayor. Este voltaje se superpone con el voltaje de trabajo normal en el PCB y afectará directamente el circuito de trabajo en el PCB.

HIGO. 2 Diagrama real del cableado de PCB parcial del producto probado

HIGO. 3 Diagrama esquemático de línea impresa PCB de interferencia de voltaje de interferencia de modo común

De acuerdo con la fórmula 1 para calcular la capacitancia parásita entre la línea impresa y la placa de conexión a tierra de referencia, la capacitancia parásita entre la línea impresa y la placa de conexión a tierra de referencia depende de la distancia entre la línea impresa y la placa de conexión a tierra de referencia (H en la Fórmula 1) y el área equivalente del campo eléctrico formado entre la línea impresa y la placa de conexión a tierra de referencia

Obviamente, para el diseño del circuito en este caso, la línea de señal de reinicio en PCB está dispuesta en el borde de la placa de PCB y ha caído fuera del plano GND, por lo que la línea de señal de reinicio sufrirá grandes interferencias, lo que resultará en el fenómeno de reinicio del sistema durante ESD prueba.