چرا خطوط حساس در PCB لبه های مستعد تداخل ESD؟

تنظیم مجدد سیستم هنگامی انجام شد که نیمکت زمینی با استفاده از تخلیه تماس ESD 6KV در پایانه زمین آزمایش شد. در طول آزمایش ، خازن Y به پایانه زمین متصل شد و زمین کار دیجیتالی داخلی قطع شد و نتیجه آزمایش به طور قابل توجهی بهبود نیافت.

تداخل ESD به اشکال مختلف وارد مدار داخلی محصول می شود. برای محصولات مورد آزمایش در این مورد ، نقطه آزمایش نقطه زمین است ، بیشتر انرژی تداخل ESD از خط زمین دور می شود ، یعنی جریان ESD مستقیماً به مدار داخلی محصول وارد نمی شود ، اما ، در IEC61000-4-2 استاندارد محیط آزمایش ESD در این تجهیزات جدول ، طول خط زمین در حدود 1 متر ، خط اتصال باعث ایجاد اندوکتانس سرب بزرگتر می شود (می توان از آن برای برآورد 1 u H/m استفاده کرد) ، تداخل تخلیه الکترواستاتیک رخ می دهد (شکل 1 سوئیچ K) در صورت بسته شدن ، فرکانس بالا (کمتر از 1 ns در امتداد جریان تخلیه الکترواستاتیک افزایش نمی یابد) محصولات مورد آزمایش را با ولتاژ صفر مطابقت دهید (شکل 1 ولتاژ نقطه G در K هنگام بسته شدن صفر نیست). این ولتاژ غیر صفر در ترمینال زمین بیشتر وارد مدار داخلی محصول می شود. شکل 1 نمودار شماتیک تداخل ESD در PCB داخل محصول را نشان داده است.

شکل. 1 نمودار شماتیک تداخل ESD که وارد PCB در داخل محصول می شود

همچنین از شکل 1 مشاهده می شود که CP1 (ظرفیت انگلی بین نقطه تخلیه و GND) ، Cp2 (ظرفیت انگلی بین برد PCB و کف زمین مرجع) ، زمین کار برد PCB (GND) و تفنگ تخلیه الکترواستاتیک (شامل سیم اتصال زمین تفنگ تخلیه الکترواستاتیک) با هم یک مسیر تداخل را تشکیل می دهند و جریان تداخل ICM است. در این مسیر تداخل ، برد PCB در وسط قرار دارد و بدیهی است که PCB با تخلیه الکترواستاتیک در این زمان مختل می شود. در صورت وجود کابل های دیگر در محصول ، تداخل شدیدتر خواهد بود.

چگونه تداخل منجر به بازنشانی محصول آزمایش شده می شود؟ پس از بررسی دقیق PCB محصول مورد آزمایش ، مشخص شد که خط کنترل بازنشانی CPU در PCB در لبه PCB و خارج از صفحه GND قرار دارد ، همانطور که در شکل 2 نشان داده شده است.

برای توضیح اینکه چرا خطوط چاپ شده در لبه PCB مستعد تداخل هستند ، با خازن انگلی بین خطوط چاپ شده در PCB و صفحه زمین مرجع شروع کنید. بین خط چاپ شده و صفحه زمین مرجع یک خازن انگلی وجود دارد که خط سیگنال چاپ شده در برد PCB را مختل می کند. نمودار شماتیک ولتاژ تداخل حالت معمول که خط چاپ شده در PCB را مختل می کند در شکل 3 نشان داده شده است.

شکل 3 نشان می دهد که وقتی تداخل حالت معمولی (ولتاژ تداخل حالت معمول نسبت به کف زمین مرجع) وارد GND می شود ، بین خط چاپ شده در برد PCB و GND ولتاژ تداخل ایجاد می شود. این ولتاژ تداخل نه تنها به امپدانس بین خط چاپ شده و GND صفحه PCB (Z در شکل 3) بلکه به ظرفیت انگلی بین خط چاپ شده و صفحه پایه مرجع در PCB مربوط می شود.

با فرض اینکه امپدانس Z بین خط چاپ شده و تخته PCB GND بدون تغییر باشد ، هنگامی که ظرفیت انگلی بین خط چاپ شده و سطح زمین مرجع بیشتر باشد ، ولتاژ تداخل Vi بین خط چاپ شده و برد مدار چاپی GND بیشتر است. این ولتاژ با ولتاژ کار معمولی در PCB اضافه می شود و به طور مستقیم بر مدار کار در PCB تأثیر می گذارد.

شکل. 2 نمودار واقعی سیم کشی جزئی PCB محصول مورد آزمایش

شکل. 3 حالت مشترک تداخل ولتاژ مداخله PCB نمودار شماتیک خط چاپ شده

طبق فرمول 1 برای محاسبه ظرفیت انگلی بین خط چاپ شده و صفحه زمین مرجع ، ظرفیت انگلی بین خط چاپ شده و صفحه پایه مرجع بستگی به فاصله بین خط چاپ شده و صفحه پایه مرجع دارد (H در فرمول 1) و مساحت معادل میدان الکتریکی بین خط چاپ شده و صفحه زمین مرجع تشکیل شده است

بدیهی است ، برای طراحی مدار در این مورد ، خط سیگنال تنظیم مجدد در PCB در لبه تخته PCB چیده شده است و خارج از صفحه GND افتاده است ، بنابراین خط سیگنال تنظیم مجدد تا حد زیادی تداخل پیدا می کند و منجر به پدیده تنظیم مجدد سیستم در طول ESD می شود. تست.